一种零功耗启动电路的制作方法

[0001]
本实用新型涉及启动电路结构领域，尤其涉及一种零功耗启动电路。


背景技术：

[0002]
偏置电路是模拟电路设计中最基本的一个模块，它可以产生与电源电压无关的偏置电流或偏置电压。其中，图1就是一种常用的与电源电压无关一种偏置电路，如图1所示，其包括了两个p型晶体管和两个n型晶体管，两个p型晶体管的栅端连接，其栅端与漏端连接形成pmos电流镜；两个n型晶体管的栅端连接，其栅端与漏端连接形成nmos电流镜。因此，偏置电路在工作中总存在两个简并点：一个是正常工作情况，即电路中各晶体管都有电流流过，电路利用pmos、nmos两个电流镜使电路工作在峰值电流下，并处于稳定工作状态；一个是不正常的工作状态，即电路中没有电流流过，此时p型晶体管的栅极均处于高电平，n型晶体管的栅极均处于低电平，这时电路也处于稳定状态，但是，这显然不是期望的工作状态。
[0003]
为了解决偏置电路中存在的不正常的简并点，需要设计自启动电路，用来检测到电路不能正常工作时给予电路一路额外的电流，使电路摆脱不正常的简并点，进入正常工作的状态。通常的自启动电路都需要消耗一定的电流，为了降低功耗，现在的自启动电路很多都已经尽量降低功耗，但依然存在哪怕是0.1ua的电流。而偏置电路通常是要一直工作的，在很多超低功耗的电路设计中，任何不必要的电流消耗都希望能尽量避免。
[0004]
如图2所示，为现有技术中的自启动电路。图2中的m1c管与m1a、m1b构成电流镜，m4管是长通的倒比管，它起一个大电阻的作用。当偏置电路处于不正常工作状态时，va点电压为电源电压，vb点电压为地电平，晶体管m1a、m1b、m2a、m2b中均没有电流，晶体管m1c中也没有电流，晶体管m4相当于大电阻，就把st的电位往低拉，晶体管m3管被打开，就有电流从电源注入到vb点，使vb点电位抬升；当vb点电位抬升到一定时候，m2b中就有电流，把va点电位拉低，使m1a、m1b中有电流，进一步增大m2a中的电流，从而进入正常工作状态。当m1a、m1b被打开时，m1c也被打开，m1c的电流使st点电位上升(这里需要设计成m1c中的电流大于m4中的电流，st点在正常工作时才能被拉至高电平)，从而关断m3管，切断启动时额外注入的电流。但是，为保持m3管的切断状态，m1c是一直导通的，其电流随着st点电位的升高而降低，最后与m4管中电流一致，处于稳定状态。倒比管m4中的电流就是启动电路消耗的电流，尽管很多设计中这路电流通常会尽量做低，但在一些超功耗的设计中，这路电流也希望能被省掉。
[0005]
因此，目前市面上亟需一种可实现零功耗的启动电路，在保证偏置电路能摆脱不正常简并点进入正常工作情况下，消除启动电路的电流，使启动电路做到零电流消耗。


技术实现要素：

[0006]
本实用新型提供了一种零功耗启动电路，可以在保证偏置电路能摆脱不正常简并点进入正常工作情况下，消除启动电路的电流，使启动电路做到零电流消耗。
[0007]
为了解决上述技术问题，本实用新型实施例提供了一种零功耗启动电路，包括：与
门电路、延时电路、同或门电路、第一晶体管和偏置电路；
[0008]
所述与门电路的第一输入端与芯片的上电复位信号端连接，所述与门电路的第二输入端与芯片的使能信号端连接；所述延时电路的输入端与所述与门电路的输出端连接；所述同或门电路的第一输入端与所述与门电路的输出端连接，所述同或门电路的第二输入端与所述延时电路的输出端连接；所述同或门电路的输出端与所述第一晶体管的栅端连接，所述第一晶体管的漏端与所述偏置电路中n型晶体管的栅端连接。
[0009]
作为优选方案，所述偏置电路包括第一p型晶体管、第二p型晶体管、第一n型晶体管和第二n型晶体管；所述第一p型晶体管的栅端与所述第二p型晶体管的栅端连接，所述第一n型晶体管的栅端与所述第二n型晶体管的栅端连接；所述第一p型晶体管的漏端与所述第一n型晶体管的源端连接，所述第二p型晶体管的漏端与所述第二n型晶体管的源端连接；所述第一p型晶体管的漏端与栅端之间连接；所述第二n型晶体管的源端与栅端之间连接；
[0010]
所述第二n型晶体管的栅端与所述第一晶体管的漏端连接。
[0011]
作为优选方案，所述偏置电路还包括：电阻，所述电阻与所述第一n型晶体管的漏端连接。
[0012]
作为优选方案，所述第一晶体管为p型晶体管。
[0013]
相比于现有技术，本实用新型实施例具有如下有益效果：
[0014]
本实用新型利用芯片上已经存在的上电复位信号或使能信号，通过一个与门、一个延时电路、一个同或门产生边沿检测的脉冲信号，在第一晶体管产生一路临时的电流使偏置电路摆脱不正常的简并点，实现在保证偏置电路能摆脱不正常简并点进入正常工作情况下，消除启动电路的电流，使启动电路做到零电流消耗。
附图说明
[0015]
图1：为现有技术中偏置电路的结构示意图；
[0016]
图2：为现有技术中自启动电路的结构示意图；
[0017]
图3：为本实用新型实施例提供的一种零功耗启动电路的结构示意图；
[0018]
图4：为本实用新型零功耗启动电路的工作波形示意图。
具体实施方式
[0019]
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0020]
实施例
[0021]
请参照图3，为本实用新型实施例提供的一种零功耗启动电路的结构示意图，包括：与门电路、延时电路、同或门电路、第一晶体管m3和偏置电路；所述与门电路的第一输入端与芯片的上电复位信号端连接，所述与门电路的第二输入端与芯片的使能信号端连接；所述延时电路的输入端与所述与门电路的输出端连接；所述同或门电路的第一输入端与所述与门电路的输出端连接，所述同或门电路的第二输入端与所述延时电路的输出端连接；所述同或门电路的输出端与所述第一晶体管的栅端连接，所述第一晶体管的漏端与所述偏
置电路中n型晶体管的栅端连接。在本实施例中，所述第一晶体管为p型晶体管。
[0022]
具体地，上电复位信号por和使能信号en分别接二输入与门g1的两个输入端，与门g1的输出端接延时电路g2的输入端，与门g1的输出端与延时电路g2的输出端分别接同或门g3的两个输入端，同或门g3的输出端接p型晶体管m3的栅端，第一晶体管m3的源端接电源，漏端接到偏置电路中m2a的栅端。
[0023]
在本实施例中，所述偏置电路包括第一p型晶体管(m1b)、第二p型晶体管(m1a)、第一n型晶体管(m2b)和第二n型晶体管(m2a)；所述第一p型晶体管的栅端与所述第二p型晶体管的栅端连接，所述第一n型晶体管的栅端与所述第二n型晶体管的栅端连接；所述第一p型晶体管的漏端与所述第一n型晶体管的源端连接，所述第二p型晶体管的漏端与所述第二n型晶体管的源端连接；所述第一p型晶体管的漏端与栅端之间连接；所述第二n型晶体管的源端与栅端之间连接；所述第二n型晶体管的栅端与所述第一晶体管的漏端连接。在本实施例中，所述偏置电路还包括：电阻r0，所述电阻与所述第一n型晶体管的漏端连接。
[0024]
本实用新型的实现原理是：上电复位信号por和使能信号en都是从低到高跳变，他们通过与门g1后依然产生一个从低到高跳变的沿信号。如果只有一个信号时，该与门g1可以不需要。与门的输出经延时电路g2再和与门g1的输出一起通过同或门g3，就可以产生一定宽度的一个低电平脉冲，低电平脉冲宽度等于延时电路的延时，这其实就是一个边沿检测的脉冲发生电路。输出的低电平可以打开p型晶体管m3，使晶体管m3中产生电流把vb点电位拉升，使m2a/m2b中有电流，从而使va点电位拉低，使m1a/m1b中有电流，从而使电路进入正常工作状态。其工作波形见图4。脉冲结束后，m3管回到关断状态，m3中的电流i3也变为0，但偏置电路已经摆脱了不正常的简并点进入了稳定工作的正常状态。
[0025]
因为方案中的各模块均为逻辑电路，延时电路也可以用逻辑电路或逻辑电路配合电容来产生，当电路处于稳定工作时，这些电路都没有电流消耗。晶体管m3在稳定工作时也被关断，故除了偏置电路中的正常电流外，启动电路没有消耗额外的任何电流，从而实现了零功耗的启动。
[0026]
芯片工作总会有上电复位信号(por)或者使能信号(en)。上电复位信号是在芯片电源被打开时，提供一个信号使所有的逻辑电路处于一个确定的初始状态。使能信号是用来打开或关断某一功能模块的控制信号。本实用新型就是利用这两个信号来实现的，实际中只要这两个信号有一个就可以实现。现在很多超出功耗的应用中要求在待机模式下的功耗在na级别，本实用新型提出的方法可以有效地减少一路电流消耗，降低芯片总的待机电流消耗，延长电池使用时间，增强产品竞争力。
[0027]
本实用新型技术方案是利用芯片上已经存在的上电复位信号(por)或使能信号(en)，使用边沿检测技术产生一个脉冲信号，临时给偏置电路提供一路额外的电流，使偏置电路摆脱不正常的简并点，回到正常的工作状态。而这些额外增加的电路工作完成后不需要消耗任何电流，即使是额外加入的那路电流在工作正常后也会变成0，真正实现了零功耗的启动。
[0028]
以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步的详细说明，应当理解，以上所述仅为本实用新型的具体实施例而已，并不用于限定本实用新型的保护范围。特别指出，对于本领域技术人员来说，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。