DC-DC转换电路及电源的制作方法

本申请实施例涉及电子技术，尤其涉及一种dc-dc转换电路及电源。

背景技术：

对于dc-dc转换电路而言，低纹波和轻载高效对于dc-dc转换电路的系统待机功耗和安全工作有着非常重要的作用。因此，为节约能源，降低系统待机功耗，在轻载时采用脉冲跨周期调制(pulseskipmodulation，简称psm)模式。但对于psm模式，当负载突然改变时，会导致输出纹波较大，因此存在轻载高效与低纹波的相互矛盾。

技术实现要素：

本申请提供一种dc-dc转换电路及电源，以解决轻载高效与低纹波的矛盾，在轻载高效的同时，降低输出纹波。

第一方面，本申请实施例提供一种dc-dc转换电路，包括：电流采样模块、电流限制模块、峰值电流限制电路、逻辑模块、偏置模块和振荡器斜坡补偿模块，其中：

逻辑模块，用于在振荡器斜坡补偿模块输出的振荡器信号、电流限制模块输出的峰值电流限制信号以及峰值电流限制电路输出的最小电流峰值信号的作用下输出分段频率控制逻辑信号，分段频率控制逻辑信号用于不同相位区间的分段频率调制；

振荡器斜坡补偿模块，用于在分段频率控制逻辑信号的作用下，输出振荡器信号以及斜坡补偿电流，振荡器信号在不同相位区间的占空比是不同的；

峰值电流限制电路，用于在斜坡补偿电流、电流采样模块输出的采样电流、偏置模块输出的偏置电流的作用下输出最小电流峰值信号，峰值电流限制电路用于控制轻载时的最小电流峰值。

第二方面，本申请实施例提供一种电源，包括：滤波电路、负载和如第一方面所述的dc-dc转换电路，其中，dc-dc转换电路经滤波电路与负载连接。

本申请提供的dc-dc转换电路及电源中，该dc-dc转换电路包括：电流采样模块、电流限制模块、峰值电流限制电路、逻辑模块、偏置模块和振荡器斜坡补偿模块，其中，逻辑模块，用于在振荡器斜坡补偿模块输出的振荡器信号、电流限制模块输出的峰值电流限制信号以及峰值电流限制电路输出的最小电流峰值信号的作用下输出分段频率控制逻辑信号，分段频率控制逻辑信号用于不同相位区间的分段频率调制；振荡器斜坡补偿模块，用于在分段频率控制逻辑信号的作用下，输出振荡器信号以及斜坡补偿电流，振荡器信号在不同相位区间的占空比是不同的；峰值电流限制电路，用于在斜坡补偿电流、电流采样模块输出的采样电流、偏置模块输出的偏置电流的作用下输出最小电流峰值信号，峰值电流限制电路用于控制轻载时的最小电流峰值。在本申请中，一方面，通过峰值电流限制电路控制轻载条件下的最小电流峰值，达到轻载高效的目的；另一方面，通过分段频率控制逻辑信号在不同相位区间的分段频率调制，可在轻载条件下降低轻载纹波，实现低纹波。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a示出一种常见的峰值电流模式的dc-dc转换电路的原理框图；

图1b示出一种dc-dc转换电路的应用示意图；

图2为电感电流与电容纹波的波形示意图；

图3为本申请一实施例提供的dc-dc转换电路的原理框图；

图4为图3中振荡器斜坡补偿模块的一结构示意图；

图5为图3中逻辑模块的内部波形示意图；

图6为图5所述逻辑模块的一结构示意图；

图7为图3中峰值电流限制电路的一结构示意图；

图8为图4所示振荡器斜坡补偿模块对应的波形示意图；

图9为本申请另一实施例提供的dc-dc转换电路的原理框图；

图10为本申请一实施例提供的电源的原理框图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“上部”、“上”、“下”、“前”、“后”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。在本申请的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连通”、“连接”应作广义理解，例如，可以使固定连接，也可以是通过中介媒介间相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例，例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它单元。

描述包括对形成详细描述的一部分的附图的参考。附图示出了根据示例性实施方式的图示。在本文中也可被称为“示例”的这些实施方式被足够详细地描述，以使本领域中的技术人员能够实践本文所描述的所要求保护的主题的实施方式。在不偏离所要求保护的主题的范围和精神的情况下，可组合实施方式，可使用其它实施方式，或可做出结构、逻辑和电气改变。应理解的是，本文中所描述的实施方式并不旨在限制主题的范围，而是使本领域中的技术人员能够实践、制作和/或使用该主题。

首先，通过对本申请涉及的现有技术进行阐述，以引出本申请的构思。

如图1a所示，在常见的峰值电流模式的dc-dc转换电路中，采样电流isense与斜坡补偿电流islope经电阻rp进行叠加后输入峰值电流限制电路11的反向输入端，与基准电压comp输入峰值电流限制电路11的同向输入端，二者进行比较，以产生用于控制上管和下管的导通和关断的目标调制信号，进而调整输出纹波。

上述电路结构存在以下缺陷：

1、轻(负)载条件下，最小导通时间峰值电流受到不同占空比下的斜坡补偿电流的影响。

在轻载条件下(rl较小)，当vcomp(vcomp＝(k1islope+k2isense)r1，k1和k2分别是跨阻放大倍数)一定时，不同占空比下的斜坡补偿电流islope大小不同，因此最小导通时间峰值电流il对应的采样电流isense大小会随之不同。

2、轻载纹波受到最小导通时间峰值电流的影响。

同时参考图1a和图1b，在最小导通时间内，如果流经电感l的电感电流il达到与基准电压comp匹配的值，峰值电流限制电路11输出低电平，关断上管mp。其中：

电容c上的纹波为：

上式中，t1表示电容c的充电起始时刻，t2表示电容c的充电结束时刻，d表示占空比，t表示时钟周期，δil表示电感电流，fsw表示时钟频率，ic表示电容c的充电电流。

电阻resr上的纹波为：

δvout(esr)＝δilresr

因此，dc-dc转换电路的输出纹波为：

在最小导通时间tonmin下，不同占空比下的电感电流为：

在最小导通时间tonmin一定的情况下，占空比d越大，电感电流δil越小，输出纹波δvout越小。

图2中当nt<t<nt+dt,dc-dc，功率开关管上管打开，下管关断，电感电流il增加，电感电流上升斜率为m1，当nt+dt<t<nt+dt，功率开关管上管关断，下管打开，电感电流il减小，电感电流下降斜率为m2。

当t1<t<t2时，电容纹波△vout(c)增加，当t2<t<t+t1，电容纹波△vout(c)减小。

基于上述问题，本申请提供一种dc-dc转换电路及电源，对现有的峰值电流模式的dc-dc转换电路进行改进得到一种轻载高效控制电路，能够在轻载模式下进行psm(跳脉冲)模式，并通过最小导通时间峰值电流限制和分段频率调制解决输出纹波和轻载高效之间的矛盾。具体地，采用buck变换器作为轻载高效dc-dc转换电路的主电路结构，在不同占空比的轻载条件下，最小导通时间峰值电流限制能够控制轻载条件下的最小电流峰值，达到轻载高效的目的；分段频率调制，可在轻载条件下，降低轻载输出纹波。

以下结合具体的实施例，对本申请提供的dc-dc转换电路进行解释说明。

图3为本申请一实施例提供的dc-dc转换电路的原理框图。如图3所示，dc-dc转换电路30包括：电流采样模块31、电流限制模块32、峰值电流限制电路33、逻辑模块34、偏置模块35和振荡器斜坡补偿模块36。其中：

逻辑模块34用于在振荡器斜坡补偿模块36输出的振荡器信号osc、电流限制模块32输出的峰值电流限制信号ilimit以及峰值电流限制电路33输出的最小电流峰值信号pwm的作用下输出分段频率控制逻辑信号，分段频率控制逻辑信号用于不同相位区间的分段频率调制；

振荡器斜坡补偿模块36用于在分段频率控制逻辑信号的作用下，输出振荡器信号osc以及斜坡补偿电流，该振荡器信号osc在不同相位区间的占空比是不同的；

峰值电流限制电路33用于在斜坡补偿电流、电流采样模块31输出的采样电流、偏置模块35输出的偏置电流的作用下输出最小电流峰值信号pwm，峰值电流限制电路用于控制轻载时的最小电流峰值。

本申请实施例通过峰值电流限制电路控制轻载条件下的最小电流峰值，达到轻载高效的目的；通过分段频率控制逻辑信号在不同相位区间的分段频率调制，可在轻载条件下降低轻载纹波，实现低纹波。

在上述基础上，一些实施例中，分段频率控制逻辑信号包括第一分段频率控制逻辑信号、第二分段频率控制逻辑信号、第三分段频率控制逻辑信号和第四分段频率控制逻辑信号。参考图4，振荡器斜坡补偿模块36可以包括：第一传输门tg1的输入端作为振荡器斜坡补偿模块36的第一输入端，用于输入第一分段频率控制逻辑信号ф0；第一反相器inv0的输入端作为振荡器斜坡补偿模块36的第二输入端，用于输入第二分段频率控制逻辑信号ф1，第一反相器inv0的输出端与第二传输门tg2的输入端连接；第一传输门tg1的第一控制端，用于输入skip信号；第一传输门tg1的第二控制端与第二传输门tg2的第一控制端连接，用于输入xskip信号，第二传输门tg2的第二控制端用于输入skip信号；第一传输门tg1与第二传输门tg2的共同的输出端与第一mos管m0的栅极连接；第一mos管m0的源极与第一电流镜的共源端用于接入芯片输入电压vin，第一mos管m0的漏极与第一电流镜的第一端(与偏置模块连接)用于接入第一偏置电流bias2；第一电流镜的第二端与第八mos管m7的源极连接；第八mos管m7的漏极与第一电容c1的一端及运算放大器op1的同相端连接，第一电容c1的另一端接地；运算放大器op1的反相端接第一基准电压vref2；运算放大器op1的输出端与第九mos管m8的漏极、第九mos管m8的栅极、第十mos管m9的栅极连接；运算放大器op1的控制端与第一电流镜的第三端连接；第九mos管m8的源极与第十mos管m9的源极接地；第十mos管m9的漏极与第十三mos管m12的源极连接；第十三mos管m12的栅极与第二反相器inv1的输入端连接，作为振荡器斜坡补偿模块36的第四输入端，用于输入第四分段频率控制逻辑信号ф3；第二反相器inv1的输出端与第八mos管m7的栅极连接；第十三mos管m12的漏极、第三十五mos管mx3的漏极、第三十五mos管mx3的栅极、第三十六mos管mx4的栅极连接；第三十五mos管mx3的源极与第三十六mos管mx4的源极接芯片输入电压vin；第三十六mos管mx4的漏极、第十四mos管m13的漏极、第十五mos管m14的栅极、第十六mos管m15的栅极连接；第一电流镜的第四端、第十一mos管m10的漏极、第十一mos管m10的栅极、第十二mos管m11的栅极连接；第十五mos管m14的漏极与第一电流镜的第五端连接；第十一mos管m10的源极与第十二mos管m11的源极接地；第十二mos管m11的漏极与第十四mos管m13的源极连接；第十四mos管m13的栅极作为振荡器斜坡补偿模块36的第四输入端，用于输入第三分段频率控制逻辑信号ф2；第十五mos管m14的源极与第二电容c2的一端、第十七mos管m16的漏极、比较器cmp1的同相端连接，第二电容c2的另一端与接地；第十六mos管m15的源极经第一电阻ry1接地；第十七mos管m16的栅极、第十八mos管m17的栅极、第十八mos管m17的漏极、第一电流镜的第六端、第十九mos管m18的漏极连接；第十七mos管m16的源极与第十八mos管m17的源极接地；比较器cmp1的反相端(与基准模块连接)接第二基准电压vref3，比较器cmp1的输出端与第三反相器inv2的输入端连接，第三反相器inv2的输出端作为振荡器斜坡补偿模块36的第一输出端，用于输出振荡器信号osc，且第三反相器inv2的输出端与第十九mos管m18的栅极连接；第十六mos管m15的漏极与第二电流镜的第一端连接；第二电流镜的共源端接芯片输入电压vin；第二电流镜的第二端作为振荡器斜坡补偿模块36的第二输出端，用于输出第一斜坡补偿电流islope1；第二电流镜的第三端作为振荡器斜坡补偿模块36的第三输出端，用于输出第二斜坡补偿电流islope2；第二电流镜的第四端作为振荡器斜坡补偿模块36的第四输出端，用于输出第三斜坡补偿电流islope3。

在振荡器斜坡补偿模块36中，enosc为第一分段频率控制逻辑信号ф0和第二分段频率控制逻辑信号ф1的选通信号。

可选地，第一电流镜为共源共栅电流镜。如图4所示，第一电流镜可以包括第二mos管m1、第三mos管m2、第四mos管m3、第五mos管m4、第六mos管m5和第七mos管m6。其中，第二mos管m1的漏极、第二mos管m1的栅极、第三mos管m2的栅极、第四mos管m3的栅极、第五mos管m4的栅极、第六mos管m5的栅极、第七mos管m6的栅极连接，作为第一电流镜的第一端；第二mos管m1的源极、第三mos管m2的源极、第四mos管m3的源极、第五mos管m4的源极、第六mos管m5的源极、第七mos管m6的源极连接，作为第一电流镜的共源端；第三mos管m2的漏极作为第一电流镜的第二端；第四mos管m3的漏极作为第一电流镜的第三端；第五mos管m4的漏极作为第一电流镜的第四端；第六mos管m5的漏极作为第一电流镜的第五端；第七mos管m6的漏极作为第一电流镜的第六端。

一些实施例中，第二电流镜为共源共栅电流镜。如图4所示，第二电流镜可以包括：第二十mos管m19、第二十一mos管m20、第二十二mos管m21和第二十三mos管m22。其中：第二十mos管m19的源极、第二十一mos管m20的源极、第二十二mos管m21的源极、第二十三mos管m22的源极连接，作为第二电流镜的共源端；第二十mos管m19的漏极、第二十mos管m19的栅极、第二十一mos管m20的栅极、第二十二mos管m21的栅极、第二十三mos管m22的栅极连接，作为第二电流镜的第一端；第二十一mos管m20的漏极作为第二电流镜的第二端；第二十二mos管m21的漏极作为第二电流镜的第三端；第二十三mos管m22的漏极作为第二电流镜的第四端。

另外，第十一mos管m10与第十二mos管m11构成电流镜，第十七mos管m16与第十八mos管m17构成电流镜。

作为一种可能的实施方式，参考图5，逻辑模块34可以包括：第一计数逻辑单元341、第二计数逻辑单元342和触发器单元343。其中，

第一计数逻辑单元341的第一输入端用于输入最小电流峰值信号pwm，第一计数逻辑单元341的第二输入端用于输入峰值电流限制信号ilimit，第一计数逻辑单元341的第三输入端用于输入振荡器信号osc，第一计数逻辑单元341的输出端与触发器单元343的输入端连接，第一计数逻辑单元341用于对输入信号进行分频处理，得到与第五分段频率控制逻辑信号фa相反的信号，并将其输出给触发器单元343；触发器单元343用于对输入的信号进行逻辑处理，输出第五分段频率控制逻辑信号фa、第六分段频率控制逻辑信号фb、第七分段频率控制逻辑信号фc和第八分段频率控制逻辑信号фd；第二计数逻辑单元342用于在第五分段频率控制逻辑信号фa、第六分段频率控制逻辑信号фb、第七分段频率控制逻辑信号фc和第八分段频率控制逻辑信号фd的作用下输出分段频率控制逻辑信号。该分段频率控制逻辑信号输入至振荡器斜坡补偿模块，用于控制时钟频率。其中，分段频率控制逻辑信号可以包括：第一分段频率控制逻辑信号ф0、第二分段频率控制逻辑信号ф1、第三分段频率控制逻辑信号ф2和第四分段频率控制逻辑信号ф3。

可选地，如图5所示，触发器单元343可以包括第一与非门51、第二与非门52、第三与非门53、第四与非门54、第五反相器55、第六反相器56、第七反相器57、第八反相器58、第九反相器59以及9个d触发器，分别标识为：第一d触发器0、第二d触发器1、……、第九d触发器8。其中，第五反相器55的输入端与第一d触发器0的触发端d0连接，作为触发器单元343的第一输入端；第五反相器55的输出端与第一与非门51的第一输入端连接，第一与非门51的第二输入端用于输入使能信号enable，第一与非门51的输出端与第六反相器56的输入端连接，第六反相器56的输出端作为触发器单元343的第一输出端，用于输出第五分段频率控制逻辑信号фa；第一d触发器0的同相输出端q0、第二与非门52的第一输入端与第二d触发器1的触发端d1连接；第二d触发器1的同相输出端q1、第三与非门53的第一输入端与第三d触发器2的触发端d2连接；第二d触发器1的反相输出端xq1与第二与非门52的第二输入端连接，第二与非门52的输出端与第七反相器57的输入端连接，第七反相器57的输出端作为触发器单元343的第二输出端，用于输出第六分段频率控制逻辑信号фb；第三d触发器2的同相输出端q2、第四与非门54的第一输入端与第四d触发器3的触发端d3连接；第三d触发器2的反相输出端xq2与第三与非门53的第二输入端连接，第三与非门53的输出端与第八反相器58的输入端连接，第八反相器58的输出端作为触发器单元343的第三输出端，用于输出第七分段频率控制逻辑信号фc；第四d触发器3的反相输出端xq3与第四与非门54的第二输入端连接，第四与非门54的输出端与第九反相器59的输入端连接，第九反相器59的输出端作为触发器单元343的第四输出端，用于输出第八分段频率控制逻辑信号фd；第一d触发器0的时钟端clk、第二d触发器1的时钟端clk、第三d触发器2的时钟端clk、第四d触发器3的时钟端clk、第九d触发器8的反相输出端xq8、第九d触发器8的触发端d8、第八d触发器7的同相输出端q7连接；第九d触发器8的时钟端clk、第八d触发器7的反相输出端xq7、第八d触发器7的触发端d7、第七d触发器6的同相输出端q6连接；第八d触发器7的时钟端clk、第七d触发器6的反相输出端xq6、第七d触发器6的触发端d6、第六d触发器5的同相输出端q5连接；第七d触发器6的时钟端clk、第六d触发器5的反相输出端xq5、第六d触发器5的触发端d5、第五d触发器4的同相输出端q4连接；第六d触发器5的时钟端clk、第五d触发器4的反相输出端xq4与第五d触发器4的触发端d4连接；第五d触发器4的时钟端clk作为触发器单元343的第二输入端，与第一计数逻辑单元341的第三输入端连接。

其中，第五d触发器4、第六d触发器5、第七d触发器6、第八d触发器7和第九d触发器8构成分频器，振荡器信号osc输入到该分频器中，该分频器的输出端(即第九d触发器8的xq8端)与移位寄存器的输入端(即第一d触发器0、第二d触发器1、第三d触发器2和第四d触发器3的clk端)连接，其中，第一d触发器0、第二d触发器1、第三d触发器2和第四d触发器3构成上述移位寄存器，分别经移位寄存器的同相输出端q0、同相输出端q1、同相输出端q2、反相输出端xq2和反相输出端xq3输出的信号经逻辑处理，输出第五分段频率控制逻辑信号фa、第六分段频率控制逻辑信号фb、第七分段频率控制逻辑信号фc和第八分段频率控制逻辑信号фd。

示例地，图6示出单个信号周期内，第五分段频率控制逻辑信号фa、第六分段频率控制逻辑信号фb、第七分段频率控制逻辑信号фc和第八分段频率控制逻辑信号фd的波形示意图。

需说明的是，本申请实施例不限制触发器单元343中所包含的触发器的个数，且本申请实施例不限制触发器的类型，图5仅以d触发器为例进行说明，具体可以根据实际需求设置触发器的类型及其个数的增加或减少。

进一步地，参考图7，峰值电流限制电路33可以包括：

求和电路331，用于对输入的第一偏置电流idc1、第一斜坡补偿电流islope1、第二偏置电流idc2、第二采样电流isense2、第二斜坡补偿电流islope2进行求和处理，通过求和电路331的第一输出端输出第一电压vsigma1，通过求和电路331的第二输出端输出第二电压vsigma2；

第二十四mos管m24的栅极、第二十四mos管m24的漏极、第二十五mos管m25的栅极连接，用于接入(来自偏置模块的)第二偏置电流bias1；

第二十四mos管m24的源极、第二十五mos管m25的源极、第二十六mos管m26的源极、第二十七mos管m27的源极接芯片输入电压vin；

第二十六mos管m26的漏极、第二十六mos管m26的栅极、第二十七mos管m27的栅极连接；

第二十五mos管m25的漏极、第二十八mos管m28的源极、第二十九mos管m29的源极连接；

第二十八mos管m28的栅极接基准电压comp，第二十八mos管m28的漏极与第三十mos管m30的源极连接；

第二十九mos管m29的栅极与求和电路331的第二输出端连接；

第三十mos管m30的栅极与求和电路331的第一输出端连接；

第三十mos管m30的漏极、第三十一mos管m31的漏极、第三十一mos管m31的栅极、第三十二mos管m32的栅极连接；

第三十二mos管m32的漏极与第二十六mos管m26的漏极连接；

第二十九mos管m29的漏极、第三十三mos管m33的漏极、第三十三mos管m33的栅极、第三十四mos管m34的栅极连接；

第三十一mos管m31的源极、第三十二mos管m32的源极、第三十三mos管m33的源极、第三十四mos管m34的源极接地；

第三十四mos管m34与第二十七mos管m27共漏极，与第四反相器inv3的输入端连接，第四反相器inv3的输出端作为峰值电流限制电路33的输出端。

在峰值电流限制电路33中，第二十四mos管m24与第二十五mos管m25构成电流镜，第三十一mos管m31与第三十二mos管m32构成电流镜，第二十六mos管m26与第二十七mos管m27构成电流镜，第三十三mos管m33与第三十四mos管m34构成电流镜。

上述示例说明了模块的具体结构，接下来，介绍各模块的工作原理。

对于如图4所示的振荡器斜坡补偿模块36，同时参考图6和图8，其工作原理如下：

(1)“фa＝1”时段，dc-dc转换电路进入周期开关模式，skip信号为“0”，enosc选通ф0，ф0＝“1”，ф1＝“0”，ф2＝“0”,ф3＝“0”，振荡器斜坡补偿模块36正常产生时钟信号，ic2是第二电容c2的充电电流，第一偏置电流ibias2是偏置模块产生的电流，t是时钟周期，fsw是时钟频率，第二基准电压vref3是基准模块产生的基准电压，ich:ibias2＝k9:1，其中：

ich＝k9ibias2

ic2＝ich＝k9ibias2

ic2t＝c2vref3

(2)“фb＝1”时段，dc-dc转换电路进入休眠工作模式，skip信号为“1”，enosc选通ф1，ф0＝“1”，ф1＝“1”，ф2＝“0”，ф3＝“0”，振荡器斜坡补偿模块36关断振荡器信号osc。此时，fsw＝0。

(3)“фc＝1”时段，dc-dc转换电路退出休眠工作模式，skip信号为“0”，enosc选通ф0，ф0＝“1”，ф1＝“0”，ф2＝“1”,ф3＝“0”，振荡器斜坡补偿模块36降低时钟频率fsw，ifold是降频的电流。

ifold::ibias2＝k8:1

ich＝k9ibias2

iflod＝k8ibias2

ic2＝ich-ifold＝k9ibias2-k8ibias2

(4)“фd＝1”时段，skip信号为“0”，enosc选通ф0，ф0＝“1”，ф1＝“0”，ф2＝“1”，ф3＝“1”，gm是运算放大器op1的跨导，vc1是第一电容c1上的电容，当第四分段频率控制逻辑信号ф3从“0”变为“1”时，第一电容c1开始充电，第一电容c1上的电压vc1从0逐渐升高，当vc1≥vref2时，降频过程结束，时钟频率fsw线性恢复。其中，igm是时钟频率fsw恢复渐变电流：

igm＝im8＝gm(vc1-vref2)

ic2＝ich+igm-ifold＝k9ibias2+gm(vc1-vref2)-k8ibias2

如上所述，振荡器斜坡补偿模块36分为四个相位时段：“фa＝1”时段，振荡器连续开关阶段；“фb＝1”时段，振荡器休眠阶段；“фc＝1”时段，振荡器降频阶段；“фd＝1”时段，振荡器线性恢复阶段。

对于如图7所示的峰值电流限制电路33，其工作原理如下：

第一偏置电流idc1和第一斜坡补偿电流islope1输入到求和电路331进行求和处理，得到第一电压vsigma1；第二偏置电流idc2、第二采样电流isense2、第二斜坡补偿电流islope2输入到求和电路331进行求和处理，得到第二电压vsigma2。其中，k1、k2、k3、k4、k5、k6分别是跨阻放大倍数：

vsigma1＝k1idc1+k2islope1+k3iref1

vsigma2＝k4idc2+k5islope2+k6isense2

当vsigma1>comp时，vsigma1与vsigma2进行比较，输出最小电流峰值信号pwm。此时，k1idc1+k2islope1+k3iref1＝k4idc2+k5islope2+k6isense2。

通过求和电路331，使得k1idc1+k2islope1＝k4idc2+k5islope2，则：

电感电流il与第二采样电流isense2的采样比例为a1：1，最小导通时间电感电流il的峰值为ilmin，

因此，通过峰值电流限制电路33可以使得轻载条件下的电感电流的最小峰值不受斜坡补偿电流的影响。

当vsigma1<comp时，comp与vsigma2进行比较，输出最小电流峰值信号pwm。

图9为本申请另一实施例提供的dc-dc转换电路的原理框图。如图9所示，在图3所示结构的基础上，dc-dc转换电路90还可以包括：上管mpa、下管mna、使能模块37、基准模块38、误差放大器模块39和驱动模块40。其中：

使能模块37用于根据使能端(即使能引脚)en输入的信号生成第一使能信号enb和第二使能信号eno，并输出第一使能信号enb给偏置模块35，输出第二使能信号eno给振荡器斜坡补偿模块36。偏置模块35用于在第一使能信号enb作用下输出第一偏置电流idc1和第二偏置电流idc2给峰值电流限制电路33。振荡器斜坡补偿模块36还用于在第二使能信号eno作用下输出第一斜坡补偿电流islope1和第二斜坡补偿电流islope2给峰值电流限制电路33。基准模块38用于提供基准电压，例如，第一基准电压vref2、第二基准电压vref3。误差放大器模块39用于在基准电压vref和反馈电压信号fb的作用下输出误差放大信号(基准电压)comp给峰值电流限制电路33。逻辑模块34还用于在峰值电流限制信号ilimit及最小电流峰值信号pwm作用下输出上管驱动逻辑信号logicp和下管驱动逻辑信号logicn。驱动模块40用于在上管驱动逻辑信号logicp和下管驱动逻辑信号logicn作用下输出上管驱动信号drvp和下管驱动信号drvn，上管驱动信号drvp用于控制上管mpa的导通和关断，下管驱动信号drvn用于控制下管mna的导通和关断。

另外，上管mpa与下管mna共漏的一端输出电压值lx，通过采样管mpas1和采样管mpas2输出信号lxs，信号lxs输入到电流采样模块31，使得电流采样模块31输出第一采样电流isense1和第二采样电流isense2；来自欠压检测模块41的欠压检测信号uvlo、来自过压保护模块42的过压保护信号ovp、来自零电流检测模块43的零电流检测信号izl也输入到逻辑模块34，其功能与相关技术类似，此处不再赘述。

补充说明的是，dc-dc转换电路90为buckdc-dc转换电路。

综上，本申请提供的dc-dc转换电路至少具有以下优势：

1、轻载高效低纹波，实现不同占空比下的最小输出纹波；

2、最小导通时间不会随占空比变化；

3、频率分段调制拓宽最小占空比，并降低输出纹波；

4、轻载dcm到重载ccm的转态负载点集中分布。

图10为本申请一实施例提供的电源的原理框图。如图10所示，电源100包括：滤波电路110、负载120和如上述任一实施例所述的dc-dc转换电路130。其中，dc-dc转换电路130经滤波电路110与负载120连接。

可选地，电源100还包括：与dc-dc转换电路130的外部供电源(未示出)。

需要说明的是，应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现；也可以全部以硬件的形式实现；还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。例如，处理模块可以为单独设立的处理元件，也可以集成在上述装置的某一个芯片中实现，此外，也可以以程序代码的形式存储于上述装置的存储器中，由上述装置的某一个处理元件调用并执行以上处理模块的功能。其它模块的实现与之类似。此外这些模块全部或部分可以集成在一起，也可以独立实现。这里的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。

虽然仅仅已经对本申请的某些部件和实施例进行了图示并且描述，但是在不实际脱离在权利要求书中的范围和精神的情况下，本领域技术人员可以想到许多修改和改变(例如，各个元件的大小、尺寸、结构、形状和比例、安装布置、材料使用、颜色、取向等的变化)。而且，为了提供对示例性实施例的简洁说明，可能尚未描述实际实施方式的所有部件。应该了解，在任何这种实际实施方式的开发中，如在任何工程或者设计项目中一样，可能进行若干具体实施决策。这种开发工作可能是复杂的且耗时的，但对受益于本申请的那些普通技术人员来说，仍将是设计、加工和制造的例行程序，而无需过多实验。

可以理解的是，在本申请的实施例中涉及的各种数字编号仅为描述方便进行的区分，并不用来限制本申请的实施例的范围。在本申请的实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请的实施例的实施过程构成任何限定。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。