多MOSFET并联装置及功率半导体模块的制作方法

文档序号:31749534发布日期:2022-10-11 20:07阅读:124来源:国知局
多MOSFET并联装置及功率半导体模块的制作方法
多mosfet并联装置及功率半导体模块
技术领域
1.本技术涉及半导体技术领域,具体涉及一种多mosfet并联装置及功率半导体模块。


背景技术:

2.功率半导体模块广泛应用于电力控制电路和电源开关电路等,以功率金属-氧化物-半导体场效应晶体管(mosfet)、绝缘栅双极型晶体管(igbt)以及功率集成电路为主。igbt需要在关断时移除电导调制产生的载流子,因而需要较长的开关时间,开关损耗较大,通常不考虑其高速开关需求。高频情况下常用的硅基底mosfet在1700v及以上的耐压时导通损耗较大,限制了整个系统效率的提升。
3.mosfet器件的电流等级是有一定限制的,为了满足大功率电力电子应用的需求,一般会并联使用单体mosfet以增加其通过电流的能力。但由于mosfet器件材料的制造工艺不够成熟,使得其参数分散性的问题很难在短时间内得到较好的解决,且其参数差异不可能完全一致,导致单体mosfet器件在以并联连接方式使用的情况下可能会出现开关不同步,并联的各mosfet器件之间第三象限电流分布不均衡的问题。这种电流分布的不均衡达到一定数量级时会导致整个系统的热失配,严重情况下也会因过大的电流而使器件击穿损坏。因此,实现并联mosfet器件之间的第三象限电流均匀分布是急需解决的问题,需要研发一种能够克服上述缺陷的多mosfet并联装置。
4.在现有技术中,通常利用器件的固有特性(mosfet漏源导通阻抗的正温度特性)来改善并联电流均匀分布问题。但随着业界对新一代电力电子系统的要求越来越高,系统核心mosfet器件不仅需要具有出色的第一象限的电学性能,而且亟待提高第三象限的性能。


技术实现要素:

5.本技术的目的是提供一种多mosfet并联装置及功率半导体模块。为了对披露的实施例的一些方面有一个基本的理解,下面给出了简单的概括。该概括部分不是泛泛评述,也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念,以此作为后面的详细说明的序言。
6.根据本技术实施例的一个方面,提供一种多mosfet并联装置,包括至少两个并联的结构相同的子模块;所述子模块包括结构相同的第一单元和第二单元;所述第一单元包括mosfet和碳化硅肖特基二极管;所述碳化硅肖特基二极管与所述mosfet反向并联;所述第一单元的mosfet与所述第二单元的mosfet串联。
7.进一步地,所述碳化硅肖特基二极管为所述mosfet的外延层与所述mosfet的源区金属相接触所形成的碳化硅肖特基二极管。
8.进一步地,所述mosfet为n沟道mosfet,所述第一单元的mosfet的源极与所述第二单元的mosfet的漏极相连接,所述碳化硅肖特基二极管的正极与所述n沟道mosfet的源极相连接,所述碳化硅肖特基二极管的负极与所述n沟道mosfet的漏极相连接。
9.进一步地,所述mosfet为p沟道mosfet,所述第一单元的mosfet的漏极与所述第二单元的mosfet的源极相连接,所述碳化硅肖特基二极管的正极与所述p沟道mosfet的漏极相连接,所述碳化硅肖特基二极管的负极与所述p沟道mosfet的源极相连接。
10.进一步地,所述mosfet为碳化硅mosfet。
11.进一步地,所述mosfet为硅mosfet。
12.进一步地,所述多mosfet并联装置还包括去耦电容,所述第一单元的mosfet的用于连接电源的一端与所述去耦电容的第一端相连接,所述去耦电容的第二端接地。
13.根据本技术实施例的另一个方面,提供一种功率半导体模块,包括上述任一技术方案的多mosfet并联装置。
14.本技术实施例的其中一个方面提供的技术方案可以包括以下有益效果:
15.本技术实施例提供的多mosfet并联装置,碳化硅肖特基二极管与mosfet反向并联,碳化硅肖特基二极管的正的正向压降温度系数能够改善mosfet的第三象限的并联电流分布,实现电流自动均流,解决了并联的各mosfet之间电流分布不均衡的问题。
16.本技术的其他特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者,部分特征和优点可以从说明书中推知或毫无疑义地确定,或者通过实施本技术实施例了解。本技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
17.为了更清楚地说明本技术实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本技术中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
18.图1示出了第一个实施例的一个实施方式的多mosfet并联装置的电路图;
19.图2示出了图1所示实施方式的多mosfet并联装置中的子模块电路图;
20.图3示出了第一个实施例的另一实施方式的多mosfet并联装置的电路图;
21.图4示出了第一个实施例中的碳化硅肖特基二极管处于不同温度时的正向电流电压特性曲线图;
22.图5示出了未并联碳化硅肖特基二极管的mosfet的第三象限电流电压特性曲线图;
23.图6示出了并联有碳化硅肖特基二极管的mosfet的第三象限电流电压特性曲线图;
24.图7示出了第二个实施例的一个实施方式的多mosfet并联装置的电路图。
具体实施方式
25.为了使本技术的目的、技术方案及优点更加清楚明白,下面结合附图和具体实施例对本技术做进一步说明。应当理解,此处所描述的具体实施例仅用以解释本技术,并不用于限定本技术。基于本技术中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本技术保护的范围。
26.本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语),具有与本技术所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语,应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样被特定定义,否则不会用理想化或过于正式的含义来解释。
27.本技术的一个实施例提供了一种多mosfet并联装置,包括至少两个并联的结构相同的子模块,该子模块包括结构相同的两个单元,分别为第一单元和第二单元,每个单元包括mosfet和碳化硅肖特基二极管。在同一个单元内,碳化硅肖特基二极管与mosfet反向并联;第一单元的mosfet与第二单元的mosfet串联。
28.在本实施例中,mosfet为n沟道mosfet。碳化硅肖特基二极管的正极与mosfet的源极相连接,碳化硅肖特基二极管的负极与mosfet的漏极相连接。第一单元的mosfet的源极与第二单元的mosfet的漏极相连接。第一单元的mosfet的漏极连接电源,第二单元的mosfet的源极接地。第一单元的mosfet的栅极以及第二单元的mosfet的栅极分别作为输入端,即每一子模块具有两个输入端。每一子模块均具有一个输出端,第一单元的mosfet的源极以及第二单元的mosfet的漏极均与该输出端相连接。mosfet可以为碳化硅mosfet,也可以为其他半导体材料的mosfet,例如可以为硅mosfet。
29.本实施例的多mosfet并联装置,碳化硅肖特基二极管与mosfet反向并联,碳化硅肖特基二极管的正的正向压降温度系数能够改善mosfet的第三象限的并联电流分布,实现电流自动均流,解决了并联的各mosfet之间电流分布不均衡的问题。
30.宽禁带半导体材料碳化硅(sic)击穿场强高、载流子饱和漂移速度高、热导率高、热稳定性好,是制备大功率、高压、高温和抗辐射电子器件的优良材料。以碳化硅为基底的mosfet(金属-氧化物-半导体场效应晶体管)开关器件,同时具有低的开关损耗和低的导通损耗。
31.在某实施方式中,如图1和图2所示,多mosfet并联装置中包含n个并联的子模块,在该实施方式中,多mosfet并联装置中的mosfet均采用碳化硅mosfet,该多mosfet并联装置共包括2n个sic mosfet,分别表示为q1、q2、
……
、q
2n
,每一sic mosfet中具有一个二极管,称为第一二极管,该多mosfet并联装置中的2n个第一二极管分别表示为d1、d2、
……
、d
4n-3
、d
4n-2
,每一sic mosfet上反向并联有一个碳化硅肖特基二极管,该多mosfet并联装置中总共有2n个碳化硅肖特基二极管,分别表示为d3、d4、
……
、d
4n-1
和d
4n
,其中n为正整数,具体数值由所需总功率参数及单个sic mosfet的功率参数决定。
32.并联的每个子模块由桥式拓扑结构组成,包含2个sic mosfet,以及分别与2个sicmosfet反向并联的sic sbd。每一级桥式拓扑结构为半桥电路,所包含的2个sicmosfet以图腾柱的形式连接,分别由反相的栅极控制信号来控制2个sicmosfet的开启和关断,实现交替导通,以中间点作为输出端,对负载实现功率传输,其中第一个sicmosfet的漏极与电源处相连接,源极与第二个sicmosfet的漏极相连接,第二个sicmosfet的源极则接地,每一个sic mosfet上反向并联了一个sic sbd,即sicmosfet q1、q3、
……
、q
2n-1
的漏极与电源处相连接、源极分别与sicmosfet q2、q4、
……
、q
2n
的漏极相连接;sicmosfet q2、q4、
……
、q
2n
的源极接地;sic sbd d3、d7、
……
、d
4n-1
的正极分别与sicmosfet q1、q3、
……
、q
2n-1
的源极相连接,sic sbd d3、d7、
……
、d
4n-1
的负极分别与sicmosfet q1、q3、
……
、q
2n-1
的漏极相连接;
sic sbd d4、d8、
……
、d
4n
的正极分别与sicmosfet q2、q4、
……
、q
2n
的源极相连接,sic sbd d4、d8、
……
、d
4n
的负极分别与sicmosfet q2、q4、
……
、q
2n
的漏极相连接。
33.在某些实施方式中,可以采用两种形式的碳化硅肖特基二极管:第一种形式是在mosfet的外部直接反向并联一个独立的碳化硅肖特基二极管;第二种形式是利用mosfet的轻掺杂外延层与源区金属相接触,在mosfet内部形成碳化硅肖特基二极管,这种方法大多用在trench mosfet中。
34.在某些实施方式中,如图3所示,该多mosfet并联装置还包括去耦电容c,第一单元的mosfet的用于连接电源的一端(本实施方式中为第一单元的mosfet的漏极一端)与该去耦电容c的第一端相连接,该去耦电容c的第二端接地。在连接电源处使用去耦电容c有利于降低源极寄生电感的不对称性。由于使用了半桥驱动模块,外围元器件少,可靠性高,可根据需求更简单的设计驱动电路来得到较强的驱动能力。
35.工作原理为:半桥电路中所包含的sicmosfet,分别由反相的栅极控制信号v
in1
、v
in2
来控制开启和关断,实现交替导通,以中间点作为输出端,对负载实现功率传输。对sic mosfet器件q1、q2,当栅极上的偏置电压即v
in1
或v
in2
达到器件对应的阈值电压时,器件工作在正向导通状态,此时器件的电学特性与传统槽栅mosfet一致。在q1正向导通时,q2处于关断状态,电流从q1流向负载v
out
;在q1关断而q2尚未开启的死区时间内,由于sic sbd d4具有更低的压降,先于第一二极管d2开启,此时碳化硅肖特基二极管d4充当续流二极管进行续流;当q2导通后,q1处于关断状态,此时q2的漏极正向偏置,栅极v
in2
为高电位,表面沟道开启,电流从漏极经沟道流到源极,对负载进行功率传输,与其他功率mosfet作用无异。
36.如图4所示,sic sbd的i-v特性曲线表现为正的正向压降温度系数,即当施加同一电压(略大于开启电压)且温度升高时,通过的电流则变小。当碳化硅肖特基二极管d3、d4作为续流二极管导通时,若有电流异常增大,所引起的增高的温度又会因本身特性而使得导通电阻增大,从而降低流过的电流,实现一定程度上的自动均流。在第三象限的工作区间内,应确保所选取sic sbd的电压降小于sic mosfet内部pn结的电压降以抑制sic mosfet中的第一二极管的导通。
37.由于碳化硅肖特基二极管正向导通时只有一种载流子参与导电且导通压降很小,续流阶段的导电模式从传统的双极导电转换成单极导电,因此具有好的反向恢复特性、快的开关速度和低的开关损耗。如图5和图6所示,并联了sic sbd的sic mosfet的第三象限i-v特性曲线明显可以看出拥有更低的反向开启电压,与理论分析一致,可用于提高sicmosfet模块的第三象限性能。
38.利用sic sbd正的正向压降温度系数得以改善sic mosfet模块中第三象限的并联电流分布,一旦模块中某个器件电流异常增大,其引起的增高的温度又会因本身特性而使得导通电阻增大,从而降低流过的电流,实现电流自动均流;并联在sic mosfet上的sic sbd也可以提升sic mosfet的第三象限性能,实现低的反向开启电压和导通损耗并且能够避免双极退化问题。
39.n沟道sic mosfet器件可根据需要变更为p沟道sic mosfet器件。如图7所示,多个mosfet分别表示为q1、q2、
……
、q
2n
,每一mosfet具有一个第一二极管,2n个第一二极管分别表示为d1、d2、
……
、d
4n-3
、d
4n-2
,2n个碳化硅肖特基二极管分别表示为d3、d4、
……
、d
4n-1
、d
4n
,其中n为正整数,具体数值由所需总功率参数及单个sic mosfet的功率参数决定。本技术的
另一个实施例提供了一种多mosfet并联装置,包括至少两个并联的结构相同的子模块;该子模块包括结构相同的第一单元和第二单元;第一单元包括mosfet和碳化硅肖特基二极管;碳化硅肖特基二极管与mosfet反向并联;第一单元的mosfet与第二单元的mosfet串联。本实施例的mosfet为p沟道mosfet。
40.第一单元的mosfet的漏极与第二单元的mosfet的源极相连接,碳化硅肖特基二极管的正极与p沟道mosfet的漏极相连接,碳化硅肖特基二极管的负极与mosfet的源极相连接。
41.第一单元的mosfet的源极连接电源,第二单元的mosfet的漏极接地。第一单元的mosfet的栅极以及第二单元的mosfet的栅极分别作为输入端,即每个子模块均具有两个输入端。每一子模块均具有一个输出端,第一单元的mosfet的漏极以及第二单元的mosfet的源极均与该输出端相连接。mosfet可以为sic-mosfet,也可以为si-mosfet。
42.本技术的多mosfet并联装置,碳化硅肖特基二极管与mosfet反向并联,碳化硅肖特基二极管的正的正向压降温度系数改善mosfet的第三象限的并联电流分布,在装置中某个器件电流异常增大的情况下,其引起的增高的温度又会因本身特性而使得导通电阻增大,从而降低流过的电流,实现了电流自动均流,解决了并联的各mosfet之间电流分布不均衡的问题,并且提升了mosfet的第三象限性能,实现低反向开启电压和低导通损耗并且避免了双极退化问题。
43.本技术的另一个实施例提供了一种功率半导体模块,包括上述任一实施方式的多mosfet并联装置。
44.需要说明的是,本技术所使用的术语“第一”、“第二”等可在本文中用于描述各种对象,但这些对象不受这些术语限制。这些术语仅用于将第一个对象与另一个对象区分。
45.以上所述实施例仅表达了本技术的实施方式,其描述较为具体和详细,但并不能因此而理解为对本技术专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本技术构思的前提下,还可以做出若干变形和改进,这些都属于本技术的保护范围。因此,本技术的保护范围应以所附权利要求为准。
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1