一种应用于多节电池电压采样的电压转储电路的制作方法

本发明涉及一种电压转储电路，特点是可实现多节串联电池电压的采集，差模输入电压不超过5v，共模输入电压不超过电路最大工作电压，不受串联电池数量的限制的电压转储电路。

背景技术：

电压转储电路是高压采样电路的重要组成部分，经常应用于多节电池串联电压采样的电池管理芯片。在电压转储电路中，电压转储采样控制电路主要用于钳位处于不同串联电池组位置对应的共模输入电压，实现电池电压的采样，并通过电荷泵的升压原理产生转储控制信号，转储控制信号在电池采样完成后控制两个电池电压转换为可被内部比较器识别的低压信号。

传统电压转储电路采用高压工艺实现，差模输入电压容易受pmos管阈值电压的限制，输入电压范围较窄，而且电路结构相对复杂，不利于电路的进一步集成。

技术实现要素：

本发明解决的技术问题是：克服现有技术的不足之处，通过采用先进bcd工艺的薄栅氧pmos管作为钳位采样管，实现最低1v的差模输入电压，提高了电路的输入电压范围。电压转储采样控制电路采用了mos管和齐纳二极管的钳位机制，通过电荷泵原理提升控制电压，实现转储开关的控制，降低了电路复杂度。电压转储开关电路采用电容两端电荷平衡原理，在转储开关闭合后将输入级的电容极板电荷进行平衡，使输出极板的电荷跟随输入极板电压的变化而变化，实现电压自高压向低压的转储，两个mos管加两个电容的结构，进一步降低电路的复杂度。

本发明的技术解决方案是：一种应用于多节电池电压采样的电压转储电路，包括电压转储采样控制电路和电压转储开关电路；

电压转储采样控制电路用于产生控制电压转储开关的通断信号，确保控制信号随着输入采样电压的变化而调整；

电压转储开关电路用于将采样到的电压以电荷平衡原理转为低压信号传输到内部信号处理电路。

所述电压转储采样控制电路包括pmos管p1、pmos管p2、pmos管p3、pmos管p4、pmos管p5、nmos管n1、nmos管n2、nmos管n3、nmos管n4、nmos管n5、电阻r1、电阻r2、电阻r3、电阻r4、齐纳二极管d1、电容c1、恒流源i1和恒流源i2；

nmos管n1的栅端与控制信号s1相连，nmos管n1的源端与恒流源i1正端相连，nmos管n1的漏端与pmos管p1的漏端和栅端、pmos管p2的栅端、pmos管p3的栅端、恒流源i2的正端相连，恒流源i1的负端、恒流源i2的负端与gnd相连，pmos管p1的源端、pmos管p2的源端、pmos管p3的源端与电源vcc相连，pmos管p2的漏端与nmos管n2的漏端和栅端、nmos管n3的栅端相连，电阻r1的顶端与电源vcc相连，电阻r1的底端与nmos管n4的漏端相连，nmos管n4的栅端与电阻r2的左端相连，nmos管n4的源端与nmos管n3的漏端、齐纳二极管d1的正端相连，nmos管n2的源端、nmos管n3的源端与gnd相连，电阻r2的右端与pmos管p3的漏端、pmos管p4的源端、pmos管p5的源端相连，齐纳二极管d1的负端与电阻r3的左端、nmos管n5的漏端相连，nmso管n5的栅端与控制信号s2相连，nmos管n5的源端与电阻r4的顶端相连，电阻r4的底端与gnd相连，电阻r3的右端、电容c1的顶端与转储开关控制信号s4相连，电容c1的底端与控制信号s3相连，pmos管p4的漏端、pmos管p5的漏端与gnd相连，pmos管p4的栅端与电池输入信号vi+端相连，pmos管p5的栅端与电池输入信号vi-端相连。

所述电压转储开关电路包括nmos管n6、nmos管n7，电容c2和电容c3；

nmos管n6的源端与nmos管n7的源端相连，nmos管n6的栅端、nmos管的栅端与控制信号s4相连，nmos管n6的漏端、高压电容c2的左端与电池输入信号vi+相连，nmos管n7的漏端、高压电容c3的左端与电池输入信号vi-端相连，高压电容c2的右端与内部信号vo+相连，高压电容c3的右端与内部信号vo-相连。

本发明与现有技术相比的有益效果是：

(1)与传统电压转储电路相比，本发明主体输入级结构分别采用耐高压的pmos管对称设计，根据低电压钳位原理，电路的两个输入端完全等价，即vi+端的电压既可以大于vi-端的电压，也可以小于vi-端的电压。此外采用薄栅氧的pmos管，也降低了用于钳位的栅源电压，提高了差模输入电压的范围。

(2)本发明包括的转储开关采用两个耐高压的nmos管以源端对接方式连接，两个nmos管的漏端分别连接至vi+和vi-，实现了一个两端均耐高压的nmos管结构，提高了转储信号的共模电压范围。

(3)本发明包括的转储开关控制电路中引入齐纳二极管结构，其正向导通压降用于控制电路在采集过程中迅速建立工作点，确保转储开关处于关闭状态。齐纳二极管的反向导通特性使转储开关信号被钳位在一个相对低的电压上，确保转储开关的栅电压不会过压，提高了电路的可靠性。

(4)本发明包括的电路结构主要基于含有bipolar、cmos和dmos的工艺实现，增加了电路高压和低压的兼容性，大大提高了高压模拟开关与低压模数转换器的单芯片集成度，减小了电路的封装复杂度。

附图说明

图1是电压转储电路原理图。

图2是本发明控制信号波形图。

具体实施方式

图1是电压转储电路原理图，包括电压转储采样控制电路和电压转储开关电路。当输入电压vi+和vi-施加于电路并稳定后，若vi+大于vi-，a点电压va由于pmos管p4的钳位，比vi-高一个栅源电压，若vi+小于vi-，va则比vi+高一个栅源电压。假设vi是vi+和vi-中的最小值，pmos管p4的栅源电压为vgsp4，则有：

va＝vi+vgsp4

在稳定状态下，va经过nmos管n4降低一个栅源电压，得到vb，根据二极管的钳位机制，vb通过齐纳二极管d1降低一个二极管导通压降vd，从而获得转储控制电压vc，假设nmos管n4的栅源电压为vgsn4，则有：

vc＝va-vgsn4-vd＝vi+vgsp4-vgsn4-vd

按电路设计需求，对pmos管p4和nmos管n4进行匹配性设计，使vgsp4与vgsn4相等，则有：

vc＝vi-vd

因此，电压转储电路的稳态工作点为：转储开关控制端电压vc的电压比输入端vi低一个二极管导通压降，此时nmos管n6和nmos管n7均不导通，处于关断状态。

当转储电压采样完成后，电路可以进行转储，此时电路输入端vi+和vi-不再接入信号，同时电荷泵开始工作，即电容c1的控制端s3由低电平0v变为高电平5v，按电荷泵原理，vc的电压将被抬高5v，使得nmos管n6和nmos管n7导通，将vi+和vi-的电压拉到同一个电位，从而使得电容c2和电容c3左极板上的电荷被传输到右极板，进入内部低压电路，实现电压的转储。

为了保证电路转储电路的工作连续性，每次转储完成后，需要提供一个窄脉冲信号给输入信号s2，使nmos管n5导通，将vc的电压泄放，使vc的电压降低至关断nmos管n6和nmos管n7。为了确保nmos管n6和nmos管n7完全处于关断状态，vc的电压将被适当过度泄放，所以在下一次转储开始前，需要电源vcc通过电阻r1、nmos管n4和齐纳二极管d1对vc的集总电容进行适当充电，直到vc电压达到下一次工作的稳态工作点(vc＝vi-vd)。

在第一次电压转储完成后，vi+和vi-被拉至同一电平，及vi电压被拉高了，时根据pmos管p5的钳位原理，va电压也将被变大，同理vb电压也变大。若vb电压过高，将导致vc电压无法实现过度泄放，使得nmos管n6和nmos管n7在短时间内不能被完全关断。所以在输入信号vi+和vi-与信号源断开后，需要引入一个高电平窄脉冲输入信号s1，使nmos管n1导通，从而流过pmos管p1的电流变为i1+i2，经过电流镜像后，流过pmos管p2、pmos管p3、nmos管n2和nmos管n3的电流均变为i1+i2，由于nmos管n3电流的增加，vb电压被适当拉低，抵消由下一次电压转储引入的vb电压的提升，确保每次转储之后控制电路都处于稳态工作点(vc＝vi-vd)。信号s1、信号s2和信号s3的时序关系图如图2所示，图2中增加了输入信号vi+和vi-连接与断开的开关波形(高电平表示开关闭合，低电平表示开关断开)。

图1中电阻r1用于调节vcc对vc充电的速度，电阻r2用于调节vcc经由pmos管p3对nmos管n4的栅端充电的速度，电阻r3则用于控制vc充电和放电速度，电阻r4主要用于调节vc的放电速度。pmos管p1、pmos管p2和pmos管p3组成共源共栅的pmos管电流镜，nmos管n2和nmos管n3组成共源共栅的nmos管电流镜。

本发明未进行详细描述部分属于本领域技术人员公知常识。