一种隔离变换器的控制方法及电路与流程

1.本发明涉及开关电源技术领域，特别涉及隔离变换器的控制方法及电路，用于控制隔离变换器中的主功率开关管。


背景技术：

2.开关电源以其高效率、可实现升降压等优点广泛应用于工业领域。开关电源需要检测输出电压或电流信息，将其反馈到控制电路用以控制功率管的通断，实现能量的传递。反馈路径根据有无安全规范要求分为隔离型和非隔离型，隔离型反馈采用隔离器件将反馈路径断开以满足安全规范。对于隔离型反馈常用的隔离方式有磁隔离、光耦隔离和电容隔离。其中，光耦隔离相对功耗较大、速度较慢、寿命较短且在高温下、高辐照下性能退化严重。磁隔离或电容隔离利用瞬变磁场或电场将输出信息离散地反馈到控制电路，功耗低、速度快、寿命长且适用于极端环境。而电容隔离又需要在隔离距离和容值大小之间做出折中，所以磁隔离反馈越来越受到重视。
3.在磁隔离反馈的应用中，现有技术有将隔离电源的副边反馈信号进行斩波之后，再由磁隔离变压器传送到隔离电源的主边控制器，如德州仪器公司(ti)的uc1901芯片。该技术中，磁隔离变压器实际上承担的工作是将副边的反馈信号功率变换到主边，变压器不可能做小，且变压器连续地传送方波信号，功耗较大。
4.相比而言，电力集成公司(pi)公开的一篇中国专利201410085973.x采用副边的跨周期调制(psm)，根据输出电压与基准的比较结果选择是否向主边发送功率管开通信号，并在主边采用状态机选择限流点将功率管关断。该技术从副边间断地向主边发送功率管开通窄脉冲，从而大大减小了磁隔离变压器的体积，降低了功耗，并且副边控制方式便于同步整流的实现。此外，该技术还将主副边芯片和磁隔离变压器集成到一个封装块内，提高了电源的功率密度。
5.但上述现有技术只实现了磁隔离反馈控制，磁隔离变压器只是用来传信号，没有实现能量传输，即稳态下的原边控制器的供电仍需要辅助绕组供电，增加了主功率变压器的体积及制作成本。因而现有技术急需一种磁隔离反馈技术，既可以通过磁隔离传信号实现原副边控制及稳压，又可以通过磁隔离传递能量给原边，实现原边供电，无需辅助绕组。


技术实现要素：

6.鉴于上述现有技术的缺点和局限性，本发明要解决的第一个技术问题是：提供一种隔离变换器的控制方法，用于控制隔离变换器中的主功率开关管，既可以通过磁隔离传信号实现原副边控制及稳压，又可以通过磁隔离传递能量给原边实现原边供电，无需辅助绕组。
7.与此相应，本发明要解决的第二个技术问题是：提供一种利用上述方法的供电及反馈控制电路。
8.本发明解决上述第一个技术问题的技术方案是：
9.一种隔离变换器的控制方法，所述的隔离变换器包括主功率开关管、原边控制器和副边控制器，其特征在于，包括如下步骤：
10.输出电压反馈及环路补偿步骤，将输出电压的反馈信号进行环路补偿，生成可以反映负载变化的电压信号vea；
11.变频或占空比控制步骤，由电压信号vea产生频率和占空比随电压信号vea变化的两路准互补的低压驱动信号ton_h1和ton_h2；或由电压信号vea产生一路频率固定但占空比随电压信号vea变化的低压驱动信号v_pwm；
12.调制信号驱动步骤，由低压驱动信号ton_h1和ton_h2或者低压驱动信号v_pwm产生两路具有驱动能力的准互补的驱动信号ts1和ts2；
13.磁隔离传输步骤，将驱动信号ts1和ts2隔离传输后对应生成驱动信号tr1和tr2；
14.原边供电及接收解调步骤，将驱动信号tr1和tr2通过桥式整流实现给原边控制器供电，同时将驱动信号tr1和tr2中的任一路解调成原边电感电流调制电压信号vcs_lim和窄脉冲信号tpulse_h；
15.主功率开关管控制步骤，在输出电压没有建立前，通过原边控制器中的振荡器产生控制信号，实现对主功率开关管开启和关断的控制；在输出电压建立之后，由窄脉冲信号tpulse_h控制原边控制器中的振荡器停止工作，由原边电感电流调制电压信号vcs_lim产生控制信号，并结合主功率开关管源极峰值电流采样信号对该控制信号的频率或占空比进行调节，实现对主功率开关管开启和关断的控制；
16.从输出电压反馈及环路补偿步骤到主功率开关管控制步骤，于此往复，实现了闭环控制和能量传输。
17.进一步地，在输出电压反馈及环路补偿步骤中，通过误差放大器将输出电压的反馈信号与第一基准电压信号vref1进行比较，并通过设置误差放大器的增益和带宽，结合环路补偿，然后生成可以反映负载变化的电压信号vea。
18.进一步地，所述的隔离变换器还包括同步整流管，在变频或占空比控制步骤中，还同时产生控制同步整流管关断的信号。
19.进一步地，在变频或占空比控制步骤中，电压信号vea和第二基准电压信号vref2通过跨导放大器输出随电压信号vea变化的电流信号，此电流信号再通过振荡器输出随电压信号vea变化的频率信号，然后通过死区时间控制产生占空比随电压信号vea变化的两路准互补的低压驱动信号ton_h1和ton_h2。
20.进一步地，在变频或占空比控制步骤中，电压信号vea和三角波发生器产生的信号通过比较器cmp输出频率固定但占空比随电压信号vea变化的低压驱动信号v_pwm。
21.进一步地，变频或占空比控制步骤中，电压信号vea的电平越高，低压驱动信号ton_h1和ton_h2，或低压驱动信号v_pwm的占空比越大。
22.进一步地，在调制信号驱动步骤中，将低压驱动信号ton_h1和ton_h2通过反相器链及图腾柱驱动结构产生两路准互补的nmos管驱动信号和两路准互补的pmos管驱动信号，再通过内置全桥功率管产生两路具有驱动能力的准互补的驱动信号ts1和ts2。
23.进一步地，在调制信号驱动步骤中，低压驱动信号v_pwm通过交叉耦合振荡器产生两路具有驱动能力的准互补的驱动信号ts1和ts2。
24.进一步地，驱动信号tr1和tr2的占空比越小或者频率越低，原边电感电流调制电
压信号vcs_lim的电平值越小，通过原边电感电流调制电压信号vcs_lim产生的控制信号的占空比越小。
25.与此相应，本发明解决上述第二个技术问题的技术方案是：
26.一种隔离变换器的控制电路，所述的隔离变换器包括主功率开关管、原边控制器和副边控制器，其特征在于，包括如下单元：
27.误差放大器&补偿单元，用于将输出电压的反馈信号进行环路补偿，生成可以反映负载变化的电压信号vea；
28.pfm或pwm单元，用于由电压信号vea产生频率和占空比随电压信号vea变化的两路准互补的低压驱动信号ton_h1和ton_h2；或由电压信号vea产生一路频率固定但占空比随电压信号vea变化的低压驱动信号v_pwm；
29.调制信号驱动单元，用于由低压驱动信号ton_h1和ton_h2或者低压驱动信号v_pwm产生两路具有驱动能力的准互补的驱动信号ts1和ts2；
30.磁隔离传输单元，用于将驱动信号ts1和ts2隔离传输后对应生成驱动信号tr1和tr2；
31.原边供电及接收解调单元，用于将驱动信号tr1和tr2通过桥式整流实现给原边控制器供电，同时将驱动信号tr1和tr2中的任一路解调成原边电感电流调制电压信号vcs_lim和窄脉冲信号tpulse_h；
32.主功率开关管控制单元，用于在输出电压没有建立前，通过原边控制器中的振荡器产生控制信号，实现对主功率开关管开启和关断的控制；在输出电压建立之后，由窄脉冲信号tpulse_h控制原边控制器中的振荡器停止工作，由原边电感电流调制电压信号vcs_lim和主功率开关管源极峰值电流采样信号共同产生控制信号，实现对主功率开关管开启和关断控制。
33.作为误差放大器&补偿单元的一种具体的实施方式，其特征在于：包括误差放大器ea和内置补偿网络；误差放大器ea的正相输入端用于输入第一基准电压信号vref1连接，其负相输入端同时与副边控制器的vfb引脚和内置补偿网络的输出端连接，其输出端与内置补偿网络的输入端连接，并作为误差放大器&补偿单元201的输出端，输出电压信号vea。
34.进一步地，所述的隔离变换器还包括同步整流管，在变频或占空比控制单元中，还同时产生控制同步整流管关断的信号，用于实现对同步整流管的开启和关断的控制。
35.作为pfm或pwm单元的一种具体的实施方式，其特征在于：包括跨导放大器ota、振荡器osc、死区时间控制1、死区时间控制2、与非门nand1、与非门nand2、非门not1和非门not2；跨导放大器ota的第一输入端用于输入电压信号vea，其第二输入端用于输入第二基准电压信号vref2，其第一输出端输出电流信号iota1至振荡器osc的第一输入端，其第二输出端输出电流信号iota2至死区时间控制1的第一输入端，其第三输出端输出电流信号iota3至死区时间控制2的第一输入端；振荡器osc的第二输入端输入第三基准电压信号vref3，其第一输出端clk同时与死区时间控制1的第二输入端和与非门nand2的第一输入端连接，其第二输出端clk_同时与死区时间控制2的第二输入端连接和与非门nand1的第一输入端连接；死区时间控制1的输出端与与非门nand1的第二输入端连接；死区时间控制2的输出端与与非门nand2的第二输入端连接；与非门nand1的输出端与非门not1的输入端连接；与非门nand2的输出端与非门not2的输入端连接；非门not1的输出端作为pfm或pwm单元202
的第一输出端，输出信号ton_h1；非门not2的输出端作为pfm或pwm单元202的第二输出端，输出信号ton_h2。
36.作为振荡器osc的一种具体的实施方式，其特征在于：包括包括偏置电流源ib1、电容c3、nmos管nm1、比较器cmp1、锁存器lath1、d触发器dff1、非门not3和与非门nand3；偏置电流源ib1的电流输入端用于连接低压电源vcc；比较器cmp1的正相输入端作为振荡器osc的第二输入端，其负相输入端同时与偏置电流源ib1的电流输出端、电容c3的一端和nmos管nm1的漏极连接，并作为振荡器osc的第一输入端，其输出端与锁存器lath1的输入端连接；电容c3的另一端同时与nmos管nm1的源极和副边控制器的gnds引脚连接；nmos管nm1的栅极与与非门nand3的输出端连接；与非门nand3的第一输入端同时与锁存器lath1的输出端和d触发器dff1的第二输入端cp_l连接，其第二输入端与d触发器dff1的第三输入端clr_l连接，其第二输入端还同时输入低压初始化信号enp_lv；d触发器dff1的第一输入端d与其第二输出端q连接，其第一输出端q与非门not3的输入端连接，并作为振荡器osc的第一输出端clk，非门not3的输出端作为振荡器osc的第二输出端clk_。
37.作为死区时间控制1的一种具体的实施方式，其特征在于：包括包括偏置电流源ib2、电容c4、pmos管pm1、nmos管nm2和nm3、施密特触发器smt，以及非门not4和not5；施密特触发器smt的输入端同时与pmos管pm1的漏极、nmos管nm2的漏极、nmos管nm3的漏极和电容c4的一端连接；pmos管pm1的源极与偏置电流源ib2的电流输出端连接，并作为死区时间控制1的第一输入端；偏置电流源ib2的电流输入端用于连接低压电源vcc；pmos管pm1的栅极与nmos管nm2的栅极连接，并作为死区时间控制1的第二输入端；nmos管nm2的源极同时与电容c4的另一端、nmos管nm3的源极和gnds引脚连接；nmos管nm3的栅极与非门not5的输出端连接；非门not5的输入端用于输入低压初始化信号enp_lv；施密特触发器smt的输出端与非门not4的输入端连接，非门not4的输出端作为死区时间控制1的输出端。
38.作为pfm或pwm单元的一种具体的实施方式，其特征在于：包括比较器cmp、三角波发生器和nmos管nm8；比较器cmp的负相输入端用于输入电压信号vea，比较器cmp的正相输入端与三角波发生器的输出端连接，比较器cmp的输出端与nmos管nm8的栅极连接，nmos管nm8的源极接gnds引脚，nmos管nm8的漏极为pfm或pwm单元的输出端，输出信号低压驱动v_pwm。
39.优选地，对于pfm或pwm单元，电压信号vea的电平越高，低压驱动信号ton_h1和ton_h2，或低压驱动信号v_pwm的占空比越大。
40.作为调制信号驱动单元的一种具体的实施方式，其特征在于：包括锁存器lath2、锁存器lath3、反相器链1、反相器链2、反相器链3、反相器链4、pmos管pm2、pmos管pm3、nmos管nm4、nmos管nm5、非门not6、非门not7和全桥功率管；锁存器lath2的输入端作为调制信号驱动单元的第一输入端输入低压驱动信号ton_h1，其输出端同时与反相器链1和反相器链2的输入端连接；锁存器lath3的输入端作为调制信号驱动单元的第二输入端输入低压驱动信号ton_h2，其输出端同时与反相器链3和反相器链4的输入端连接；反相器链1的输出端与pmos管pm2的栅极连接；反相器链2的输出端与nmos管nm4的栅极连接；反相器链3的输出端与pmos管pm3的栅极连接；反相器链4的输出端与nmos管nm5的栅极连接；pmos管pm2的源极用于连接低压电源vcc，其漏极同时与nmos管nm4的漏极、非门not6的输入端和全桥功率管的第一输入端连接；非门not6的输出端连接全桥功率管的第二输入端；nmos管nm4的源极接
副边控制器的gnds引脚；pmos管pm3的源极用于连接低压电源vcc，其漏极同时与nmos管nm5的漏极、非门not7的输入端和全桥功率管的第三输入端连接；非门not7的输出端连接全桥功率管的第四输入端；nmos管nm5的源极接副边控制器的gnds引脚；全桥功率管的第一输出端作为调制信号驱动单元的第一输出端输出驱动信号ts1，全桥功率管的第二输出端作为调制信号驱动单元的第二输出端输出驱动信号ts2。
41.作为全桥功率管的一种具体的实施方式，其特征在于：包括pmos管pm4、pmos管pm5、nmos管nm6和nmos管nm7；pmos管pm4的栅极为全桥功率管的第二输入端，其源极同时与pmos管pm5的源极和副边控制器的vp引脚连接；pmos管pm4的漏极与nmos管nm6的漏极连接，并作为调制信号驱动单元的第一输出端；nmos管nm6的源极同时与nmos管nm7的源极和副边控制器的gnds引脚连接；nmos管nm6的栅极为全桥功率管的第一输入端；nmos管nm7的栅极为全桥功率管的第三输入端；nmos管nm7的漏极与pmos管pm5的漏极连接，并作为调制信号驱动单元的第二输出端；pmos管pm5的栅极为全桥功率管的第四输入端。
42.作为调制信号驱动单元的一种具体的实施方式，其特征在于：包括电容c6、nmos管nm9和nmos管nm10；nmos管nm9的源极和nmos管nm10的源极连接，用于输入低压驱动信号v_pwm；nmos管nm9的栅极同时与电容c6的一端和nmos管nm10的漏极连接，并作为调制信号驱动单元的第二输出端，用于输出驱动信号ts2；nmos管nm10的栅极同时与电容c6的另一端和nmos管nm9的漏极连接，并作为调制信号驱动单元的第一输出端信号，用于输出驱动信号ts1。
43.进一步地，驱动信号tr1和tr2的占空比越小或者频率越低，原边电感电流调制电压信号vcs_lim的电平值越小，通过原边电感电流调制电压信号vcs_lim产生的控制信号的占空比越小。
44.作为磁隔离耦合装置的一种具体的实施方式，其特征在于：磁隔离耦合装置是原副边各两个端子的小磁芯变压器，或者是原边两个端子，副边包括两个端子和中心抽头的小磁芯变压器。
45.作为供电及接受解调电路的一种具体的实施方式，其特征在于：包括采样信号产生、全桥整流供电单元、pmos管pm6、nmos管nm11、偏置电流源ib3、电容c5、传输门tri、非门not8、运放amp，电阻r2和电阻r3；pmos管pm6的源极用于输入第四基准电压vref4，其栅极与采样信号产生的第一输出端连接，其漏极同时与电容c5的一端、偏置电流源ib3的电流输入端和传输门tri的第一输入端连接；电容c5的另一端同时与nmos管nm11的源极和gndp引脚连接；nmos管nm11的栅极与采样信号产生的第二输出端连接，其漏极与偏置电流源ib3的电流输出端连接；传输门tri的第二输入端同时与采样信号产生的第三输出端和非门not8的输入端连接，传输门tri的第三输入端与非门not8的输出端连接，作为供电及接收解调电路单元的第二输出端，输出窄脉冲信号tpulse_h；传输门tri的输出端与运放amp的正相输入端连接；运放amp的负相输入端与其输出端连接在一起，并连接电阻r2的一端；电阻r2的另一端与电阻r3的一端连接，此连接交汇处作为供电及接收解调电路单元的第三输出端，输出原边电感电流调制电压信号vcs_lim；电阻r3的另一端接原边控制器的gndp引脚；采样信号产生的输入端与全桥整流供电单元的第二输入端连接，并作为供电及接收解调电路单元的第二输入端，输入驱动信号tr2；全桥整流供电单元的第一输入端作为供电及接收解调电路单元的第一输入端，输入驱动信号tr1；全桥整流供电单元的输出端作为供电及接收解调
电路单元的第一输出端，用于连接原边控制器的vdd引脚。
46.作为全桥整流供电单元的一种具体的实施方式，其特征在于：包括二极管d2、二极管d3、二极管d4和二极管d5；二极管d2的阴极和二极管d3的阴极连接在一起，此连接交汇处作为全桥整流供电单元的输出端，用于连接原边控制器的vdd引脚；二极管d2的阳极与二极管d4的阴极连接在一起，此连接交汇处作为全桥整流供电单元的第一输入端；二极管d4的阳极与二极管d5的阳极连接，并用于连接原边控制器的gndp引脚；二极管d5的阴极与二极管d3的阳极连接在一起，此连接交汇处作为全桥整流供电单元的第二输入端。
47.优选地，全桥整流供电单元通过原边控制器两个接收信号引脚的esd二极管来实现，或者通过原边控制器集成全桥功率管来实现。
48.术语含义说明：
49.两路准互补的低压驱动信号：指的是两路低压驱动信号处于有效电平之间，有一段时间同时处于无效电平。
50.本发明的简要工作原理如下：
51.副边控制器通过vfb引脚将输出电压的反馈信号调制成频率或占空比随负载变化的驱动信号ts1和ts2，再通过磁隔离耦合装置发送到原边，原边控制器接收到副边调制的驱动信号后，通过桥式整流给原边控制器的供电输入端供电，无需辅助绕组；同时将接收到的副边调制信号解调为窄脉冲信号tpulse_h和电感电流调制电压信号vcs_lim，解调的窄脉冲信号tpulse_h控制原边控制器的振荡器停止工作，此时交由副边接管，即解调的电感电流调制电压信号vcs_lim代表着副边的控制时序，通过解调的电感电流调制电压信号vcs_lim再结合原边峰值电流采样信号，调节原边控制器输出的控制信号的驱动频率或占空比，再通过原边控制器输出的控制信号控制主功率管的开启和关断，对主功率变压器的励磁和消磁，实现副边对能量需求的传递，从而实现输出电压或负载电流信息的连续反馈，原边供电及副边控制。
52.本发明具体的工作原理和相关分析将在下文具体实施方式部分详细描述。所述的各方案或技术特征的原理、作用及带来的有益效果相同，在此不再赘述。现将本发明的有益效果总结如下：
53.1、本发明只需要一个磁隔离耦合装置，既能实现磁隔离反馈又能实现原边稳态供电，一举两得，无需辅助绕组，也没有了不同负载下导致交叉调整率差，对漏感要求比较高变压器不易于设计的问题。既节省主功率变压器制作成本又减少其体积，同时也节省了pcb的占板空间，方便系统小型化。
54.2、本发明高频准互补的变压器驱动信号tr1和tr2可以使磁隔离耦合装置的感量做小，使其小型化，可以是小磁芯变压器，或者小磁环，甚至是平面变压器，利于集成，减少pcb占板空间，抗干扰能力强。
55.3、本发明高频准互补的变压器驱动信号tr1和tr2可以根据负载的变化相应调整其频率或者占空比，从而使原边控制器vdd的供电稳定性好，负载调整率高，也利于原边控制器内部ldo的电源抑制比的提高，使原边控制器内部的模块更可靠性的工作。
56.4、本发明原边控制器的耗电通常在百ua或者几ma级别，这对于副边控制器来讲，相当于负载需求不高，从而使副边集成全桥功率管的面积可以做小，节约副边控制器的成本。
57.5、本发明原边控制器可以利用两个接收信号引脚本身内部的esd泄放二极管来实现全桥整流，实现esd泄放和全桥整流两个功能，一举两得，减少控制器的面积，节约成本。
58.6、本发明在实现原边供电的同时又可以实现原边主功率管和副边同步整流管的同步，特别是在ccm模式下副边控制器发送调制驱动信号的同时关断同步整流管，提高同步整流控制的鲁棒性。
59.7、本发明不限制拓扑应用，可以是正激、反激、全桥或者推挽拓扑等，应用范围更灵活。
附图说明
60.图1为包含了本发明在隔离变换器应用中的典型电路应用框图；
61.图2为本发明第一实施例副边控制器中误差放大器&补偿单元的实施例原理框图；
62.图3为本发明第一实施例副边控制器中pfm或pwm单元的实施例电路原理图；
63.图4为图3pfm或pwm单元中振荡器osc的实施例电路原理图；
64.图5为图3pfm或pwm单元中死区时间控制1的实施例电路原理图；
65.图6为图3pfm或pwm单元输出的高频准互补信号的频率和占空比随vea的变化曲线示意图；
66.图7为本发明第一实施例副边控制器中调制信号驱动单元的实施例电路原理图；
67.图8为图7调制信号驱动单元中全桥功率管的实施例电路原理图；
68.图9为本发明第一实施例磁隔离耦合装置的实施例电路原理图；
69.图10为本发明磁隔离耦合装置中原边输出端口tr1和tr2的典型信号波形示意图；
70.图11为本发明第一实施例原边控制器中供电及接收解调电路的实施例电路原理图；
71.图12为本发明第一实施例原边控制器中供电及接收解调电路中输出原边电感电流调制电压信号vcs_lim随输入信号tr1或者tr2的关系示意图；
72.图13为图11供电及接收解调电路中全桥整流供电单元的实施例电路原理图；
73.图14为本发明第二实施例副边控制器中pfm或pwm单元的实施例电路原理图；
74.图15为本发明第二实施例副边控制器中调制信号驱动单元的另外一种实施例电路原理图；
75.图16为本发明第二实施例磁隔离耦合装置的另外一种实施例电路原理图。
具体实施方式
76.本发明能保证输出电压的稳定性，实现原边控制器的稳态供电；进一步地，本发明还能在ccm模式下由副边控制器发送调制驱动信号的同时关断同步整流管，实现原边主功率管和副边同步整流管的同步，提高同步整流控制的鲁棒性。
77.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
78.如图1所示为包含了本发明在隔离变换器中应用的典型电路示意图。如图1所示，本发明电路包括原边控制器10，副边控制器20和磁隔离耦合装置30，原边控制器10包括vdd
引脚、gndp引脚、cs引脚、drvp引脚、tr1引脚和tr2引脚，供电及接收解调电路101、pwm控制102、振荡器103、驱动电路104；副边控制器20包括vd引脚、vp引脚、gnds引脚、vfb引脚、drvs引脚、ts1引脚和ts2引脚，误差放大器&补偿单元201、pfm或pwm单元202、调制信号驱动单元203、ccm同步关断控制单元204、同步整流管开启与关断检测单元205和同步整流管驱动控制单元206。
79.图1中的隔离变换器为典型的反激变换器拓扑，需要说明的是此处只是示例，本发明的供电及反馈控制电路也可以应用于其它的隔离变换器，如正激、反激、全桥或者推挽拓扑等，图1中的反激变换器包括主功率变压器t1，输入电压vin，主功率管m1，副边同步整流管m2，电流采样电阻r1、输出电阻ro，输出电压采样电阻rf1和rf2，输出电容co、输入滤波电容c1和旁路电容c2。
80.原边控制器10包括的引脚详细说明如下，其它引脚与本发明不相关，故不做描述：
81.vdd引脚：原边控制器的供电端口，用于原边控制器的供电。通常在控制器外部外接旁路电容，结合启动电路实现启动阶段的供电，本发明在稳态阶段实现由供电及接收解调电路给vdd引脚供电；
82.gndp引脚：原边控制器的地，用于连接隔离变换器的原边地；
83.cs引脚：电流采样输入端口，用于采样隔离变换器原边主功率管m1开通时刻源极的峰值电压；
84.drvp引脚：驱动引脚，用于输出占空比，实现对隔离变换器原边主功率管m1的开通和关断控制；
85.tr1引脚和tr2引脚：准互补信号接收引脚，用于接收磁隔离耦合装置原边两个端子产生的准互补信号。
86.副边控制器20包括的引脚详细说明如下，其它引脚与本发明不相关，故不做描述：
87.vd引脚：隔离变换器副边同步整流管m2开启和关断检测引脚，用于检测同步整流管m2的漏端电压；
88.vp引脚：副边控制器的供电端口，用于给副边控制器供电，图1中此引脚接反激变换器的输出电压vo，实现由输出供电；
89.gnds引脚：副边控制器的地，用于连接隔离变换器的副边地；
90.vfb引脚：输出电压采样输入端口，本发明此引脚外接分压电阻，用于采样输出电压经过分压后的电压信号；
91.drvs引脚：驱动引脚，用于输出占空比，实现对主功率管的开通和关断；
92.ts1引脚和ts2引脚：准互补信号发送引脚，用于发送两路准互补信号到磁隔离耦合装置副边的两个端子。
93.副边控制器20的连接关系及各单元电路的作用如下：
94.误差放大器&补偿单元，其输入端与vfb引脚连接，其输出端与pfm或pwm单元的输入端连接，其作用是将输出电压经过分压电阻采样后获得的反馈信号信号进行环路补偿，生成可以反映负载变化的电压信号vea；
95.pfm或pwm单元，其第一输出端与调制信号驱动单元的第一输入端连接，其第二输出端与调制信号驱动单元的第二输入端连接，其第三输出端与ccm同步关断控制单元的输入端连接，其作用是由电压信号vea产生频率和占空比随电压信号vea变化的两路准互补的
低压驱动信号ton_h1和ton_h2；或由电压信号vea产生一路频率固定但占空比随电压信号vea变化的低压驱动信号v_pwm；
96.所述的调制信号驱动单元，其第一输出端与ts1引脚连接，其第二输出端与ts2引脚连接，其作用是由低压驱动信号ton_h1和ton_h2或者低压驱动信号v_pwm产生两路具有驱动能力的准互补的驱动信号ts1和ts2，并送到磁隔离耦合装置；
97.ccm同步关断控制单元，其输出端与同步整流管开启与关断检测单元的第一输入端连接，其作用是在pfm或pwm单元产生驱动信号ts1和ts2的同时产生同步整流管的关断信号；
98.同步整流管开启与关断检测单元，其第二输入端与vd引脚连接，其输出端与同步整流管驱动控制单元的输入端连接，其作用是检测同步整流管是否达到开启与关断的条件并执行相关的操作；具体地，可以通过检测同步整流管在主功率变压器消磁阶段的漏极电压，当达到设定的开启阈值后便开启同步整流管；在dcm模式下，可以通过检测同步整流管在主功率变压器消磁阶段的漏极电压，当达到设定的关断阈值便关断同步整流管；在ccm模式下，可以通过检测pfm或pwm单元是否产生同步整流管的关断信号，当检测到产生了同步整流管的关断信号便关断同步整流管；
99.同步整流管驱动控制单元，其输出端与drvs引脚连接，其作用是增强同步整流管开启与关断检测单元输出信号的驱动能力，满足同步整流管的驱动能力要求。
100.需要说明的是，上述ccm同步关断控制单元、同步整流管开启与关断检测单元和同步整流管驱动控制单元是针对副边采用同步整流方案的隔离变换器设计的，如果采用二极管整流方案，这三个单元电路无需设置。
101.磁隔离耦合装置30的作用是，接收副边控制器20产生的驱动信号ts1和ts2，隔离传输后对应生成驱动信号tr1和tr2，并将驱动信号tr1和tr2发送到原边控制器10。
102.原边控制器10的连接关系及各单元电路的作用如下：
103.供电及接收解调电路单元，其第一输入端与tr1引脚连接，其第二输入端与tr2引脚连接，其第一输出端与vdd引脚连接，其第二输出端与振荡器单元的输入端连接，其第三输出端与所述的pwm控制单元的第一输入端连接；其作用是将驱动信号tr1和tr2通过桥式整流实现给原边控制器供电，同时将驱动信号tr1和tr2中的任一路解调成原边电感电流调制电压信号vcs_lim和窄脉冲信号tpulse_h，其中窄脉冲信号控制原边振荡器停止工作，并由副边接管，即由副边控制原边控制器的开通；其中原边电感电流调制电压信号vcs_lim用于产生原边控制器输出的控制信号，并结合主功率开关管源极峰值电流采样信号对原边控制器输出的控制信号的频率或占空比进行调节，实现对主功率开关管开启和关断的控制；
104.pwm控制单元，其第二输入端与cs引脚连接，其输出端与驱动电路单元的第一输入端连接，其作用是与cs引脚接收到的峰值电流采样信号共同实现原边控制器的pwm控制；
105.振荡器单元，其输出端与驱动电路单元的第二输入端连接，其作用是在副边输出电压没建立之前，控制原边控制器不断的开启和关断功率管，对主功率变压器不断的激磁和消磁，实现能量传递到副边，使副边输出电压不断上升，在副边输出电压建立之后，通过供电及接收解调电路输出的窄脉冲信号使其停止工作，此时交由副边接管；
106.驱动电路的输出端与drvp引脚连接，其作用是增强驱动能力，满足功率管可以正常开启和关断。
107.需要说明的是，本发明副边控制器20内部除了图1包括的电路外，还包括一些其它的辅助电路，例如低压电源vcc产生电路、基准电压产生电路和低压初始化信号产生电路等。本发明中，低压电源vcc可由vp引脚经过ldo得到，用于给副边控制器20内部各子模块供电；基准电压产生电路可由公知的带隙基准电路得到，用于给副边控制器内部的模块输入稳定的电压基准信号，本发明副边控制器20需要产生三个基准电压信号，分别为第一基准电压信号vref1、第二基准电压信号vref2和第三基准电压信号vref1；低压初始化信号产生电路可由公知的启动电路加延时得到，其产生的低压初始化信号enp_lv通常是随副边控制器内部供电电压vcc产生之后延时一段时间建立，用于给控制器内部相应逻辑单元，例如施密特触发器smt，d触发器dff等初始化之用，在逻辑起作用之前让其处在一个有效的电位。本发明原边控制器10内部也包括一些其他的辅助电路，例如本发明原边控制器10需要产生第四基准电压信号vref4，因此需要设计一个基准电压产生电路。
108.以下通过具体的实施例对本发明副边控制器20内部和原边控制器10内部主要的单元电路具体实施例进行详细说明。
109.需要说明的是，本发明图1中副边控制器20内部的ccm同步关断控制单元、同步整流管开启与关断检测单元和同步整流管驱动控制单元，原边控制器10内部的pwm控制单元、振荡器单元和驱动电路单元，以及在下文各单元电路的具体实施例中描述的误差放大器ea、内置补偿网络、跨导放大器ota、反相器链，采样信号产生，偏置电流源等，这些电路有很多种公知的电路结构，由于不是本发明的创新点所在，故本文不通过具体实施例的方式予以说明。
110.第一实施例
111.如图2所示为本发明第一实施例副边控制器20中误差放大器&补偿单元201的实施例电路原理图。图2的误差放大器&补偿单元201包括误差放大器ea和内置补偿网络，内置补偿网络用于补偿环路的稳定性。误差放大器ea的正相输入端用于输入第一基准电压信号vref1，其负相输入端同时与vfb引脚和内置补偿网络的输出端连接，其输出端与内置补偿网络的输入端连接，并作为误差放大器&补偿单元201的输出端，输出电压信号vea。
112.结合图1，对图2的误差放大器&补偿单元201实施例的工作原理描述如下：
113.输出电压vo通过分压电阻rf1和rf2，将其分压后的电压信号通过vfb引脚输入到误差放大器ea的负相输入端，误差放大器正相输入端接的是第一基准电压信号vref1，合理设置误差放大器ea的增益、输出摆幅和带宽，并通过内置环路补偿网络，可满足系统对稳定性和动态响应的要求。假设误差放大器的增益为av，则误差放大器ea的输出电压信号vea的电压绝对值可表示为：
[0114][0115]
其中|v
ea
|为误差放大器ea的输出电压信号vea的电压绝对值，av为误差放大器的增益，vref1为第一基准电压信号，vo为隔离变换器的输出电压，rf1为分压电阻rf1的阻值，rf2为分压电阻rf2的阻值。
[0116]
由公式(1)可知，输出电压比稳态值越高，则ea输出电压vea的绝对值越小；输出电压比稳态值越低，则ea输出电压vea的绝对值越大。
[0117]
如图3所示为本发明第一实施例副边控制器20中pfm或pwm单元202的实施例电路
原理图。pfm或pwm单元202包括跨导放大器ota、振荡器osc2021、死区时间控制12022、死区时间控制2、与非门nand1、与非门nand2、非门not1和非门not2。跨导放大器ota的第一输入端与误差放大器&补偿单元201的输出端连接，其第二输入端输入第二基准电压信号vref2，其第一输出端输出电流信号iota1至振荡器osc2021的第一输入端，其第二输出端输出电流信号iota2至死区时间控制12022的第一输入端，其第三输出端输出电流信号iota3至死区时间控制2的第一输入端；振荡器osc2021的第二输入端输入第三基准电压信号vref3，其第一输出端clk同时与死区时间控制12022的第二输入端和与非门nand2的第一输入端连接，其第二输出端clk_同时与死区时间控制2的第二输入端连接和与非门nand1的第一输入端连接；死区时间控制12022的输出端与与非门nand1的第二输入端连接；死区时间控制2的输出端与与非门nand2的第二输入端连接；与非门nand1的输出端与非门not1的输入端连接；与非门nand2的输出端与非门not2的输入端连接；非门not1的输出端作为pfm或pwm单元202的第一输出端，输出信号ton_h1；非门not2的输出端作为pfm或pwm单元202的第二输出端，输出信号ton_h2。
[0118]
图3pfm或pwm单元202实施例的工作原理，描述如下：
[0119]
误差放大器&补偿单元201的输出电压信号vea与第二基准电压信号vref2通过跨导放大器ota产生随电压信号vea变化的电流信号，此电流信号控制振荡器osc和死区时间控制12022、死区时间控制2产生导通时间ton恒定、关断时间toff随电压信号vea变化的准互补的两路低压驱动信号ton_h1和ton_h2。典型情况下，电压信号vea的电压越高，关断时间toff越短，即ton_h1和ton_h2的占空比d越大，频率fs越高。再结合图2可以说明，输出电压比稳态值越高，则ton_h1和ton_h2的频率fs、占空比d都越小；输出电压比稳态值越低，则ton_h1和ton_h2的频率fs、占空比d都越大。
[0120]
如图4所示为图3pfm或pwm单元202中振荡器osc2021的实施例电路原理图。振荡器osc2021包括偏置电流源ib1、电容c3、nmos管nm1、比较器cmp1、锁存器lath1、d触发器dff1、非门not3和与非门nand3。偏置电流源ib1的电流输入端用于连接低压电源vcc；比较器cmp1的正相输入端作为振荡器osc2021的第二输入端，用于输入第三基准电压信号vref3，其负相输入端同时与偏置电流源ib1的电流输出端、电容c3的一端和nmos管nm1的漏极连接，并作为振荡器osc2021的第一输入端，其输出端与锁存器lath1的输入端连接；电容c3的另一端同时与nmos管nm1的源极和gnds引脚连接；nmos管nm1的栅极与与非门nand3的输出端连接；与非门nand3的第一输入端同时与锁存器lath1的输出端和d触发器dff1的第二输入端cp_l连接，其第二输入端与d触发器dff1的第三输入端clr_l连接，其第二输入端还同时输入低压初始化信号enp_lv；d触发器dff1的第一输入端d与其第二输出端连接，其第一输出端q与非门not3的输入端连接，并作为振荡器osc2021的第一输出端clk，非门not3的输出端作为振荡器osc2021的第二输出端clk_。
[0121]
结合图4，对本发明振荡器osc2021实施例的工作原理，描述如下：
[0122]
d触发器dff1的第二输入端cp_l的导通时间ton1的大小，可利用电容充放电原理解释，跨导放大器ota第一输出端输出的电流信号iota1与偏执电流源ib1一起给电容c3充电，当比较器cmp1负向输入端的节点电压信号vtri1达到期正向输入端输入的第三基准电压vref3时，比较器cmp1翻转为低电平，再通过与非门nand3产生高电平，开启nmos管nm1，给电容c3放电，导通时间结束。导通时间ton1可利用公式(2)来表示：
[0123][0124]
其t
on1
为d触发器dff1的第二输入端cp_l的导通时间ton1，c3为电容c3的容值，vref3为第三基准电压信号，ib1偏执电流源ib1电流输出端输出的电流信号，iota1为跨导放大器ota第一输出端输出的电流信号。
[0125]
合理设置nmos管nm1的宽长比大小，可以使放电时间很短，即d触发器dff1第二输入端的cp_l输入的信号是接近100％占空比的方波信号，此信号再经过d触发器dff1构造二分频电路，生成接近50％占空比的方波信号clk。方波信号clk再经过非门产生反相的方波信号clk_。即最终的clk或者clk_的频率可以近似表达为如下公式(3)：
[0126][0127]
由公式(3)可知，电流信号iota1越大，方波信号clk或者clk_的频率越高。结合图2和图3，可说明输出电压比稳态值越低，电压信号vea越大，电流信号iota1越大，振荡器osc输出的低压驱动信号频率f
clk
越高；输出电压比稳态值越高，电压信号vea越小，电流信号iota1越小，振荡器osc输出的低压驱动信号频率fclk越低。另外，频率fclk是mhz级别，电压信号vea降低时，频率fclk可以降低到百khz级别。
[0128]
如图5所示为图3pfm或pwm单元202中死区时间控制12022的实施例电路原理图。死区时间控制12022包括偏置电流源ib2、电容c4、pmos管pm1、nmos管nm2和nm3、施密特触发器smt，以及非门not4和not5。施密特触发器smt的输入端同时与pmos管pm1的漏极、nmos管nm2的漏极、nmos管nm3的漏极和电容c4的一端连接；pmos管pm1的源极与偏置电流源ib2的电流输出端连接，并作为死区时间控制12022的第一输入端，输入电流信号iin1(该电流信号iin1也就是跨导放大器第二输出端输出的电流信号iota2)；偏置电流源ib2的电流输入端用于连接低压电源vcc；pmos管pm1的栅极与nmos管nm2的栅极连接，并作为死区时间控制12022的第二输入端，输入方波信号vin1(该方波信号vin1也就是振荡器osc2021第一输出端输出的方波信号clk)；nmos管nm2的源极同时与电容c4的另一端、nmos管nm3的源极和gnds引脚连接；nmos管nm3的栅极与非门not5的输出端连接；非门not5的输入端用于输入低压初始化信号enp_lv；施密特触发器smt的输出端与非门not4的输入端连接，非门not4的输出端作为死区时间控制12022的输出端，输出方波信号vo1。
[0129]
结合图5，对本发明死区时间控制12022实施例的工作原理，描述如下：
[0130]
基于电容充放电原理，当输入方波信号vin1为低电平时，pmos管pm1导通，nmos管nm2关断，则电流信号iin1与偏置电流源ib2一起给电容c4进行充电，当施密特触发器smt的输入端的节点电压信号vtri2达到施密特smt的翻转阈值vth时，施密特smt翻转为低电平，再通过非门not4产生的方波信号vo1为高电平，则从vin1的低电平到vo1的高电平这段延时可利用公式(4)来表示：
[0131][0132]
其中t
dt
为死区时间控制1从其第二输入端输入低电平到其输出端输出高电平所持续的时间，c4为电容c4的容值，vth为施密特smt的翻转阈值，ib2偏执电流源ib2电流输出端输出的电流信号，iota2为跨导放大器ota第二输出端输出的电流信号。
[0133]
结合图3，图4和图5，可知最终的两路准互补的驱动信号ton_h1和ton_h2的频率fs和占空比d可以用公式(5)和公式(6)来表示：
[0134][0135][0136]
其中t
on1
为驱动信号ton_h1或ton_h2为高电平的时间。
[0137]
而电流信号iota1的大小可由跨导放大器ota的跨导gm决定，可以用公式(7)来表示：
[0138]
iota＝gm
×
(vea-vref2)
ꢀꢀꢀ
(7)
[0139]
其中iota为跨导放大器ota的输出电流，gm为跨导放大器ota的跨导。
[0140]
而电流信号iota2和iota3可由跨导放大器ota内部的电流镜镜像得到，其值相等，即iota2＝iota3。
[0141]
频率fs和占空比d随电压信号vea变化的关系曲线如图6所示，再结合公式(5)、(6)和(7)可知，两路互补驱动信号ton_h1和ton_h2的频率和占空比在输出电压比稳态值越低时，其值越高；在输出电压比稳态值越高时，其值越低。
[0142]
如图7所示为本发明第一实施例副边控制器20中调制信号驱动单元203的实施例电路原理图。调制信号驱动单元203包括锁存器lath2、锁存器lath3、反相器链1、反相器链2、反相器链3、反相器链4、pmos管pm2、pmos管pm3、nmos管nm4、nmos管nm5、非门not6、非门not7和全桥功率管2031。锁存器lath2的输入端作为调制信号驱动单元203的第一输入端输入低压驱动信号ton_h1，其输出端同时与反相器链1和反相器链2的输入端连接；锁存器lath3的输入端作为调制信号驱动单元203的第二输入端输入低压驱动信号ton_h2，其输出端同时与反相器链3和反相器链4的输入端连接；反相器链1的输出端与pmos管pm2的栅极连接；反相器链2的输出端与nmos管nm4的栅极连接；反相器链3的输出端与pmos管pm3的栅极连接；反相器链4的输出端与nmos管nm5的栅极连接；pmos管pm2的源极用于连接低压电源vcc，其漏极同时与nmos管nm4的漏极、非门not6的输入端和全桥功率管2031的第一输入端连接；非门not6的输出端连接全桥功率管2031的第二输入端；nmos管nm4的源极接gnds引脚；pmos管pm3的源极用于连接低压电源vcc，其漏极同时与nmos管nm5的漏极、非门not7的输入端和全桥功率管2031的第三输入端连接；非门not7的输出端连接全桥功率管的第四输入端；nmos管nm5的源极接gnds引脚；全桥功率管2031的第一输出端作为调制信号驱动单元203的第一输出端输出信号ts1，全桥功率管2031的第二输出端作为调制信号驱动单元203的第二输出端输出信号ts2。
[0143]
结合图7，对本发明调制信号驱动单元203实施例的工作原理，描述如下：
[0144]
两路准互补的低压驱动信号ton_h1和ton_h2分别通过反相器链和图腾柱结构的驱动结构，为全桥功率管的第一/三输入端产生具有一定驱动能力的两路n管驱动信号drv_n1和drv_n2，并通过非门为全桥功率管的第二/四输入端产生两路p管驱动信号drv_p1和
drv_p2；此四路驱动信号再通过全桥功率管2031产生最终的调制好的两路准互补的具有一定驱动能力的调制信号ts1和ts2。
[0145]
如图8所示为图7调制信号驱动单元203中全桥功率管2031的实施例电路原理图。全桥功率管2031包括pmos管pm4、pmos管pm5、nmos管nm6和nmos管nm7。pmos管pm4的栅极为全桥功率管2031的第二输入端，其源极同时与pmos管pm5的源极和vp引脚连接；pmos管pm4的漏极与nmos管nm6的漏极连接，并作为调制信号驱动单元203的第一输出端；nmos管nm6的源极同时与nmos管nm7的源极和gnds引脚连接；nmos管nm6的栅极为全桥功率管2031的第一输入端；nmos管nm7的栅极为全桥功率管2031的第三输入端；nmos管nm7的漏极与pmos管pm5的漏极连接，并作为调制信号驱动单元203的第二输出端；pmos管pm5的栅极为全桥功率管2031的第四输入端。
[0146]
结合图8，对本发明全桥功率管2031实施例的工作原理，描述如下：
[0147]
当驱动信号drv_p1为低电平的同时驱动信号drv_n2为高电平，此时驱动信号drv_p2为高电平、驱动信号drv_n1为低电平，由pmos管pm4和nmos管nm7构成的一路桥臂导通，pmos管pm5和nmos管nm6构成的另外一路桥臂关断；同理，当驱动信号drv_p1为高电平的同时驱动信号drv_n2为低电平，此时驱动信号drv_p2为低电平、驱动信号drv_n1为高电平，由pmos管pm4和nmos管nm7构成的一路桥臂关断，pmos管pm5和nmos管nm6构成的另外一路桥臂导通，如此交替。
[0148]
如图9所示为本发明第一实施例磁隔离耦合装置30的实施例电路原理图。磁隔离耦合装置30包括小磁芯变压器。小磁芯变压器的原边两个端子分别作为磁隔离耦合装置的第一输出端和第二输出端；小磁芯变压器的副边两个端子分别与调制信号驱动单元203的第一输出端和第二输出端连接。
[0149]
如图10所示为本发明磁隔离耦合装置30原边两个端子的输出信号tr1和tr2的典型波形图。tr1和tr2是准互补波形，占空比接近50％，存在tr1 off和tr2 off共有时间，即死区时间t
dt
。死区时间t
dt
的设置是为了防止桥臂共通造成的从电源到地的大电流通路，造成控制器损坏。
[0150]
本实施例的磁隔离耦合装置30还可以是小磁环变压器或者平面变压器，进一步地，可以通过设置感量和原副边匝比，实现原边控制器的供电电平需求。
[0151]
如图11所示为本发明第一实施例原边控制器10中供电及接收解调电路单元101的实施例电路原理图。图11中的供电及接收解调电路单元101包括采样信号产生、全桥整流供电单元1011、pmos管pm6、nmos管nm11、偏置电流源ib3、电容c5、传输门tri、非门not8、运放amp，电阻r2和电阻r3；采样信号产生的作用为依据接收到的驱动信号tr1或tr2产生pmos管pm6和nmos管nm11的栅极控制信号，以及窄脉冲信号tpulse_h。pmos管pm6的源极用于输入第四基准电压vref4，其栅极与采样信号产生的第一输出端连接，其漏极同时与电容c5的一端、偏置电流源ib3的电流输入端和传输门tri的第一输入端连接；电容c5的另一端同时与nmos管nm11的源极和gndp引脚连接；nmos管nm11的栅极与采样信号产生的第二输出端连接，其漏极与偏置电流源ib3的电流输出端连接；传输门tri的第二输入端同时与采样信号产生的第三输出端和非门not8的输入端连接，传输门tri的第三输入端与非门not8的输出端连接，作为供电及接收解调电路单元101的第二输出端，输出窄脉冲信号tpulse_h；传输门tri的输出端与运放amp的正相输入端连接；运放amp的负相输入端与其输出端连接在一
起，并连接电阻r2的一端；电阻r2的另一端与电阻r3的一端连接，此连接交汇处作为供电及接收解调电路单元101的第三输出端，输出原边电感电流调制电压信号vcs_lim；电阻r3的另一端接gndp引脚；采样信号产生的输入端与全桥整流供电单元1011的第二输入端连接，并作为供电及接收解调电路单元101的第二输入端，输入驱动信号tr2；全桥整流供电单元1011的第一输入端作为供电及接收解调电路单元101的第一输入端，输入驱动信号tr1；全桥整流供电单元1011的输出端作为供电及接收解调电路单元101的第一输出端，用于连接vdd引脚。
[0152]
结合图11，对本发明供电及接收解调电路单元101的实施例工作原理，描述如下：
[0153]
副边控制器20将调制好的两路准互补的信号ts1和ts2经过磁隔离耦合装置30发送到原边控制器10，原边控制器10接收到的两路准互补的驱动信号tr1和tr2，其占空比和频率是跟随发送信号ts1和ts2一致的。所以驱动信号tr1和tr2的占空比和频率代表了副边控制器20中误差放大器&补偿单元201的输出补偿电压信号vea的大小，而电压信号vea的大小代表了反激变换器负载的大小；所以，原边控制器10将接收到的两路准互补的驱动信号tr1和tr2的其中任一路为低电平的时间解调为电压信号(图11中为驱动信号tr2)，即可用于变换器原边电感电流的调制。采样信号产生电路根据驱动信号tr2的低电平产生第一输出端信号及第二输出端信号，第一输出端信号将pmos管pm6关断，第二输出端信号将nmos管nm11导通，通过偏置电流源ib3的电流给电容c5放电；驱动信号tr2翻转为高电平时关断nmos管nm11，停止电容c5的放电。此时，电容c5的电压v
c5
用公式(8)表示为：
[0154][0155]
式中，tc如上文所述为tr2维持低电平的时间。采样信号产生电路第三输出端产生信号tpulse_l，此信号通过非门not8产生信号tpulse_h。这两个控制信号为窄脉冲信号，控制传输门tri开通，将电容c5的电压采样至运放amp的正向输入端。运放amp的负向输入端接自身的输出端，构成缓冲器，则运放amp的输出电压等于正向输入端保存的电压，此输出电压再经过电阻r2和r3分压之后，得到原边电感电流调制电压信号vcs_lim，用公式(9)表示为：
[0156][0157]
结合公式(4)和公式(7)，即将跨导放大器ota的输出电流iota和副边调制的驱动信号ts1或者ts2的低电平时间t
dt
代入公式(9)可得：
[0158][0159]
如图12所示为本发明原边控制器10中供电及接收解调电路101中输出原边电感电流调制电压信号vcs_lim随输入的驱动信号tr1或者tr2占空比的关系示意图，再结合公式(10)可知，驱动信号tr1或者tr2的低电平时间越长，即占空比越小，则产生的原边电感电流调制电压信号vcs_lim越小。
[0160]
图13为图11供电及接收解调电路单元101中全桥整流供电单元1011的实施例电路原理图。图13中的全桥整流供电单元1011包括二极管d2、二极管d3、二极管d4和二极管d5；二极管d2的阴极和二极管d3的阴极连接在一起，此连接交汇处作为全桥整流供电单元1011
的输出端，用于连接vdd引脚；二极管d2的阳极与二极管d4的阴极连接在一起，此连接交汇处作为全桥整流供电单元1011的第一输入端；二极管d4的阳极与二极管d5的阳极连接，并接gndp引脚；二极管d5的阴极与二极管d3的阳极连接在一起，此连接交汇处作为全桥整流供电单元1011的第二输入端。
[0161]
需要说明的是，全桥整流供电单元可以通过原边控制器10两个接收信号引脚的esd二极管来实现，还可以通过原边控制器集成全桥功率管来实现。
[0162]
结合图1、图10和图13可知，在选择的开关周期tsw内，副边控制器20内部的全桥功率管2031交替导通，即ts1和ts2呈准互补波形。稳态运行时，在开关周期tsw的一半t
on
，即ts1 off和ts2 on期间，磁隔离耦合装置30绕组同名端的电位相对于非同名端变为正。当变换器的输出电压vo通过vp引脚加载到磁隔离耦合装置副边时，折回的负载电流加上磁隔离耦合装置30副边的励磁电流将流过原边控制器10内部的全桥整流供电单元1011。使其二极管d2和二极管d5导通，二极管d3和二极管d4截止，给vdd引脚供电；在死区t
dt
阶段,即ts1 off和ts2 off的共有时间，副边控制器20内部的全桥功率管2031中的所有功率管均关断。在开关周期tsw的另一半t
on
期间，即ts1 on和ts2 off期间，绕组同名端的极性相对于非同名端将变为负。当输出电压vo通过vp引脚加载到磁隔离耦合装置副边时，折回的负载电流加上磁隔离耦合装置30副边的励磁电流将流过原边控制器10内部的全桥整流供电单元1011。使其二极管d2和二极管d5截止，二极管d3和二极管d4导通，又给vdd引脚供电。如此交替往复，实现原边控制器10的vdd引脚的平稳供电。
[0163]
根据电感的伏秒平衡原理，磁隔离耦合装置原边的输出电压其值等于vdd的电压v
vdd
，可以用公式(11)来表示：
[0164][0165]
其中为磁隔离耦合装置30的原边线圈和副边线圈的匝数比；v
vp
为vp引脚的电压，其值等于输出vo的电压；v
mos
为副边控制器20内部全桥功率管2031内部功率管的导通压降，v
np(dcr)
为磁隔离耦合装置30的原边线圈直流电阻上的压降，d为副边控制器20输出准互补信号ts1或者ts2的占空比，v
diode
为原边控制器10中全桥整流供电单元1011中输出整流二极管的压降，v
ns(dcr)
为磁隔离耦合装置30的副边线圈直流电阻上的压降。
[0166]
第二实施例
[0167]
本实施例与第一实施例不同之处在于本实施例采用定频控制，其中的pfm或pwm单元、调制信号驱动单元和磁隔离耦合装置与第一实施例有所不同，结合附图说明如下。
[0168]
如图14所示为本发明第二实施例副边控制器20中pfm或pwm单元202_2的另外一种实施例电路原理图。图14中的pfm或pwm单元202_2包括比较器cmp、三角波发生器和nmos管nm8。比较器cmp的负相输入端为pfm或pwm单元202_2的输入端，比较器cmp的正相输入端与三角波发生器的输出端连接，比较器cmp的输出端与nmos管nm8的栅极连接，nmos管nm8的源极接gnds引脚，nmos管nm8的漏极为pfm或pwm单元202_2的输出端，输出低压驱动信号v_pwm。
[0169]
与图3的pfm或pwm单元202不同之处在于本实施例只产生一路低压驱动信号v_pwm，该信号的频率是由三角波发生器决定的，即低压驱动信号v_pwm固定，其占空比是由比
较器cmp的输出端输出的信号pwm决定的，即比较器cmp将误差放大器ea输出的电压信号vea与三角波发生器输出的信号比较，输出pwm信号控制nmos管nm8的导通与关断，即电压信号vea决定了输出信号v_pwm的占空比，故低压驱动信号v_pwm的占空比随负载变化，本实施例与图3一样的是，负载越重，输出电压比稳态值越低，电压信号vea电平越高，则比较器cmp的输出端输出的信号pwm导通时间越长，低压驱动信号v_pwm的占空比越大。
[0170]
如图15所示为本发明第二实施例副边控制器20中调制信号驱动单元203_2的另外一种实施例电路原理图，适合pfm或pwm单元202只产生一路驱动信号的情况。图中的调制信号驱动单元203_2包括电容c6、nmos管nm9和nmos管nm10。nmos管nm9的源极和nmos管nm10的源极连接，用于输入pfm或pwm单元202产生的驱动信号；nmos管nm9的栅极同时与电容c6的一端和nmos管nm10的漏极连接，并作为调制信号驱动单元203_2的第二输出端；nmos管nm10的栅极同时与电容c6的另一端和nmos管nm9的漏极连接，并作为调制信号驱动单元203_2的第一输出端信号。
[0171]
如图15所示，此图为典型的交叉耦合振荡器的等效框图，可实现更高频率的谐振振荡，能进一步减小小变压器的体积，更利于变压器集成化。
[0172]
如图16所示为本发明第二实施例磁隔离耦合装置30_2的另外一种实施例电路原理图。与图9不同之处，在于此小变压器为副边带中心抽头的小磁芯变压器。具体的连接关系为：小磁芯变压器的副边两个端子分别与调制信号驱动单元203_2的第一输出端和第二输出端连接，其中心抽头与vp引脚连接。
[0173]
结合图15和图16所示，此交叉耦合振荡器结合小变压器简要的工作原理如下：
[0174]
v_pwm信号为低电平的时间越长，此交叉耦合振荡器驱动小变压器，则从vp引脚传输的脉冲群能量越多，即可以满足原边控制器10中vdd引脚耗电更高的情况；v_pwm信号为低电平的时间越短，此交叉耦合振荡器驱动小变压器，则从vp引脚传输的脉冲群能量越少，即可以满足原边控制器10中vdd引脚耗电低的情况。当v_pwm信号为高电平时，此交叉耦合振荡器停止振荡，原边vdd引脚的掉电靠vdd引脚外接的旁路电容c2来抗。
[0175]
采用图15、16电路的有益效果为：交叉耦合振荡器更容易实现超高频，利于能量传输，同时控制v_pwm信号的占空比，满足原边vdd引脚不同负载下的耗电需求，负载调整率更高，同时超高频变压器可以进一步做小，更利于集成，减少pcb占板空间，抗干扰能力强。
[0176]
以上仅是本发明的优选实施例，应当指出的是，上述优选实施例不应视为对本发明的限制，还应认识到，本发明可应用于其它更为广泛的范围中。按照本发明的上述内容，利用本领域的普通技术知识和惯用手段，在不脱离本发明上述基本技术思想前提下，本发明还可以做出其它多种形式的修改、替换或变更，均落在本发明权利保护范围之内。