基于FPGA控制DAB变换器的多路PWM波生成电路

基于fpga控制dab变换器的多路pwm波生成电路
技术领域
1.本发明涉及电力电子技术领域，特别是涉及一种基于fpga控制dab变换器的pwm波生成电路。


背景技术：

2.在直流微电网以及新能源车载充电器中，要求采用双向dcdc变换器(direct current
‑
direct current converter，开关电源)，变换器功率等级要求较大，安全性要求较高。采用多个dab(dual active bridge，双有源全桥)变换器并联均流的模块化设计既能将功率等级做高，也能保证较好的系统冗余性，安全性较高，并且对单个dab变换器功率器件的应力要求也较小。
3.但是传统的dab变换器采用dsp(digital signal proces，数字信号处理)作为pwm(pulse width modulation，脉冲宽度调制)控制器，将其用于并联均流控制时，由于dsp是串行执行，同一时刻有且只有一个dab变换器的控制回路在工作，随着dab控制器的增加会使得单个dab变换器的控制延时增大。另外，由dsp控制的pwm输出引脚有限，进一步限制了可以用于并联均流控制的dab变换器数量。


技术实现要素：

4.基于此，有必要针对传统的dab变换器的控制延时增大与引脚有限的问题，提供一种有效减小延时增加与引脚数量较多的基于fpga控制dab变换器的pwm波生成电路。
5.一种基于fpga控制dab变换器的pwm波生成电路，包括用于生成pwm波的多个有源桥控制器，所述多个有源桥控制器并联，所述有源桥控制器包括移相角转计数器初值模块与多个数字脉宽调制器，所述移相角转计数器初值模块用于将输入的移相角转换成载波计数器值并进行初始化获得计数器初始值，并将所述计数器初始值输入所述数字脉宽调制器，所述数字脉宽调制器用于生成两路互补的pwm波。
6.进一步的，所述数字脉宽调制器的输入信号还包括死区寄存器值、周期寄存器值、比较寄存器值、时钟信号、复位信号与adc的触发信号。
7.进一步的，所述数字脉宽调制器包括第一模块，所述第一模块的输入信号包括计数器初始值、周期寄存器值、时钟信号、复位信号与adc的触发信号，输出信号包括三角载波。
8.进一步的，所述数字脉宽调制器还包括第二模块，所述第二模块的输入信号为死区寄存器值与所述三角载波，输出信号为第一死区脉冲。
9.进一步的，所述数字脉宽调制器还包括第三模块，所述第三模块的输入信号为比较寄存器值、所述死区寄存器值与所述三角载波，输出信号为第二死区脉冲。
10.进一步的，所述数字脉宽调制器还包括第四模块，所述第一死区脉冲与第二死区脉冲通过或非门输入所述第四模块，所述第四模块的输入信号还包括所述三角载波、所述比较寄存器值、所述时钟信号与所述复位信号，输出信号为两路互补的pwm波。
11.进一步的，所述第四模块包括两个比较器，所述三角载波输入其中一比较器的反相输入端与另一比较器的同相输入端，所述比较寄存器值输入所述其中一比较器的同向输入端与所述另一比较器的反相输入端，所述两个比较器输出互补的pwm波。
12.上述基于fpga控制dab变换器的pwm波生成电路，通过将fpga作为多个dab变换器的数字pwm波控制器，由于fpga为并行执行，同一时刻可有多个dab变换器的控制回路同时工作，当并机的dab变换器数量增加时，不会带来单个dab变换器的控制延时增加，有效的减小了由于dab变化器并联均流带来的控制延时增加的现象。再者，由于fpga的引脚大多数都可以配置成pwm输出引脚，比使用dsp时的pwm引脚数量更多，因此在使用dab变换器并机时，多个dsp才能完成的pwm控制工作，使用一片fpga即可完成，有效的降低了产品的成本。
附图说明
13.图1为一个实施例的基于fpga控制dab变换器的pwm波生成电路的示意图；
14.图2为图1中基于fpga控制dab变换器的pwm波生成电路的有源桥控制器的示意图；
15.图3为一个实施例的数字脉宽调制器的示意图；
16.图4为实现移相角转三角载波计数初始值的原理图；
17.图5为多路pwm控制电路死区时间产生的原理图；
18.图6为互补pwm波生成的比较器原理图。
具体实施方式
19.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
20.如图1与图2所示，在一个实施例中，一种基于fpga(field programmable gate array，现场可编程逻辑门阵列)控制dab变换器的pwm波生成电路，包括用于生成pwm波的多个有源桥控制器100，该多个有源桥控制器100并联。有源桥控制器100包括移相角转计数器初值模块110与多个数字脉宽调制器120，移相角转计数器初值模块110用于将输入的移相角转换成载波计数器值并进行初始化获得计数器初始值，采用初始化载波计数器初始值的方式实现pwm移相控制。将计数器初始值输入数字脉宽调制器120，数字脉宽调制器120用于生成两路互补的pwm波。移相角包括内移相角与外移相角d1_x。具体的，采用verilog硬件描述语言自顶向下的设计模式实现，输入信号有死区寄存器值、三角载波顶点周期寄存器值、时钟信号、复位信号、来自adc(analog
‑
to
‑
digital converter，模数转换器)的触发信号、比较寄存器值、内移相角d0_n与外移相d1_n，其中，n为自然数，来自adc的触发信号用于更新三角载波计数值。输出信号为多路pwm波，每个有源桥控制器输出8路pwm波，控制一个dab变换器。若dab变换器采用纯移相控制，在输入信号中移相角d0_n与外移相角d1_n将是来自fpga子模块pi(proportional integral，比例积分)补偿器的输出。而死区寄存器值、周期寄存器值、比较寄存器值将是parameter(参数)型的常量数据。当采用移相加变频控制时，fpga的子模块pi补偿器输出将是内移相角d0_n与外移相角d1_n以及周期寄存器值，parameter型的常量数据为死区寄存器值、比较寄存器值，其余输入信号与纯移相控制一
样，随时钟的变化而变化。产生多功能pwm波主要由四个因数决定，死区寄存器、周期寄存器、比较寄存器与内外移相角，其中，比较寄存器决定pwm占空比，周期寄存器决定pwm频率，死区寄存器决定互补pwm波的死区大小，内外移相角决定pwm之间的移相值。上述四个因数中当控制一个或多个因数为变量，其余为常数值时，就会生成不同功能的pwm波，如内外移相角为变量，其余为常量，生成的pwm波将是具有移相功能的pwm波；当内外移相角以及周期寄存器为变量其余为常量时，将产生具有移相和变频功能的pwm波；当比较寄存器为变量其余为常量时，将生成具有占空比可调的pwm波；当死区寄存器为变量，其余为常量时，将生成死区时间可调的pwm波。上述寄存器中当设为常量时，在verilog语言中就是将其变量类型赋值为parameter型。
21.优选的，内移相角d0与外移相角d1输入移相角转计数器初值模块110，分别获得四个计数器初始值1、计数器初始值2、计数器初始值3与计数器初始值4，将该四个计数器初值分别输入四个数字脉宽调制器120，同时，将输入死区寄存器值、周期寄存器值、比较寄存器值、时钟信号、复位信号与adc的触发信号输入四个数字脉宽调制器120，四个数字脉宽调制器120共输出8路pwm波，其中，每个数字脉宽调制器120输出的两路pwm波互补，可实现对dab变换器原副边两个h桥开关管的移相控制。
22.上述基于fpga控制dab变换器的pwm波生成电路，通过将fpga作为多个dab变换器的数字pwm波控制器，由于fpga为并行执行，同一时刻可有多个dab变换器的控制回路同时工作，当并机的dab变换器数量增加时，不会带来单个dab变换器的控制延时增加，有效的减小了由于dab变化器并联均流带来的控制延时增加的现象。再者由于fpga的引脚大多数都可以配置成pwm输出引脚，比使用dsp时的pwm引脚数量更多，因此在使用dab变换器并机时，多个dsp才能完成的pwm控制工作，使用一片fpga即可完成，有效的降低了产品的成本。
23.如图3所示，在一个实施例中，数字脉宽调制器120包括第一模块121、第二模块122、第三模块123与第四模块124。第一模块121的输入信号包括计数器初始值、周期寄存器值、时钟信号、复位信号与adc的触发信号，输出信号包括三角载波。第一模块121是产生三角载波的增计数器。第二模块122的输入信号为死区寄存器值与三角载波，输出信号为第一死区脉冲。第三模块123的输入信号为比较寄存器值、死区寄存器值与三角载波，输出信号为第二死区脉冲。第一死区脉冲与第二死区脉冲通过或非门输入第四模块124。第四模块124的输入信号还包括三角载波、比较寄存器值、时钟信号与复位信号，输出信号为两路互补的pwm波。第二模块122与第三模块123用于控制pwm的死区时间，二者的输出经过一个或非门后送入第四模块124，作为第四模块124的使能信号。具体的，第四模块124包括两个比较器，三角载波输入其中一比较器的反相输入端与另一比较器的同相输入端，比较寄存器值输入其中一比较器的同向输入端与另一比较器的反相输入端，两个比较器输出互补的pwm波。
24.图4为图2中子模块移相角转计数器初值模块110的原理框图，用于将控制回路传输过来的移相角转换为计数器的初始值。因此可以改变三角载波的相位，进而改变pwm的相位。参见图4，四个三角载波分别为四个数字脉宽调制器120子模块的三角载波，用于比较生成pwm输出信号所用。对于dab变换器而言，原副边各一个h桥，一共四个桥臂，每个桥臂两个互补的pwm信号。因此可用四个独立的，拥有一定相位差的三角载波信号即可生成dab变换器所需的8个pwm信号。s1/s2为原边第1个桥臂的pwm驱动信号的三角载波，s3/s4为原边第2
个桥臂的pwm驱动信号的三角载波。q1/q2为副边第1个桥臂的pwm驱动信号的三角载波，q3/q4为副边第2个桥臂的pwm驱动信号的三角载波。以扩展移相为例，d1为外移相角，d0为内移相角。且移相角d0，d1的定义为s1/s2的三角载波与s3/s4和q1/q2的时间差与半个开关周期的比值。m和x分别为外移相角和内移相角与半个开关周期的乘积。而移相角转计数器初值模块110输出的信号为y和n，根据相似三角形的定理，此处有两个转换公式：
25.周期寄存器值
26.周期寄存器值
27.通过上述公式即可将移相角d0，d1转换为三角载波的计数值，使载波计数器强制更新其计数值，即可完成对pwm的移相操作。
28.图5为pwm死区产生的原理图，也即是图3中第二模块122和第三模块123的作用，通过将比较寄存器，和比较寄存器+死区寄存器以及三角载波作为第二模块122的输入信号，进行比较当载波位于比较寄存器和比较寄存器+死区寄存器之间时，第二模块122输出高电平。将死区寄存器与三角载波作为第二模块122的输入信号，当载波位于0和死区之间时，第三模块123输出高电平信号。再将第二模块122和第三模块123的输出通过一个或非门，或非门输出信号为死区控制脉冲，将其送入第四模块124，作为其使能信号，当高电平时，pwm输出正常，当低电平时输出关闭，达到产生死区的目的。
29.图6为第四模块124的原理框图，用于产生互补的pwm，生成两路互补pwm模块的生成方法有很多，最简单的方法就是，将生成的一路pwm直接取反即可，但是这么做两路互补的pwm波之间并不是完全互补的，差了一个反相器电路的延迟。因此为了消除这种延迟，可采用两路比较器，对载波和调制波进行比较。互补pwm的生成方法是将输入信号同时通过两个比较器进行比较，因此少了一级反相器，互补pwm的生成速度更快，减小了dab控制器的延时时间。
30.另外，现有的用fpga作为pwm控制电路的设计中，很难同时做到pwm调制，pfm(pulse frequency modulation，脉冲频率调制)调制以及移相调制同时工作的调制方式。本发明通过在图2的有源桥控制器100中复用图3的数字脉宽调制器120，由于每个子模块的三角载波初始值并不相同，因此通过一个移相角转计数器初值模块110，即可获得每个数字脉宽调制器120的三角载波初始值，完成pwm移相功能。同时，在有源桥控制器中，通过改变周期寄存器值以及比较寄存器值即可完成pwm的pwm以及pfm调制方式。
31.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。