变频器的母线电容快速放电装置的制作方法

1.本实用新型属于变频器技术领域，特别涉及一种变频器的母线电容快速放电装置。


背景技术：

2.常规的电梯用变频器主回路包括整流电路、逆变电路和制动电路。其中，输入侧输入交流电经过整流电路后，转化为直流电输入直流母线，然后经由逆变电路对直流母线上的直流电进行三相逆变输出到电机，驱动电机正反转。
3.由于经整流电路整流后的直流母线电压为周期波动的六脉波的直流电压，为使直流母线电压更加稳定，需对整流电路输出的直流电进行滤波。通常选用适当容量的电容组成滤波电路，并联在直流母线的正负端，对直流电进行滤波。对此，并联在直流母线上的滤波电容，称其为母线电容。当电机被电梯对重反向拖动时，电机处于发电状态时，会对直流母线上的滤波电容充电，从而导致直流母线电压升高。因此，还需要通过制动电路，在直流母线电压过高时，将直流母线上多余的电能消耗掉，限制直流母线电压持续升高。
4.可是，当变频器输入侧交流电断电后，逆变侧停止输出，存储在母线电容上的直流电能也失去放电回路。若母线电容上的电压未降至人体安全电压(36v)以下，此时对变频器及其有电气连接的电梯部件设备进行检修维护，则有触电风险。为确保检修维护时的安全，在变频器输入侧交流电断电后，通常是利用母线电容的均压电阻消耗存储电能，对母线电容进行放电。
5.但在实践中发现，母线电容的放电时间与放电电阻的阻值成正比，阻值越大，所需的放电时间越长。而利用母线电容的均压电阻消耗存储电能，其均压电阻的功率较小(通常为2～3w)、阻值较大，将母线电容上的电压降至36v以下，至少需要几分钟时间，放电速度较慢，不利于电梯的快速检修。而如果通过外置放电装置对母线电容进行快速放电，需额外增加放电装置的硬件成本及放电装置的安装空间。


技术实现要素：

6.本实用新型的目的在于改善现有技术的缺点，提供一种变频器的母线电容快速放电装置，无需额外增加放电装置，可以在变频器输入侧交流电断电时，对母线电容进行快速放电，进而降低硬件成本和节省安装空间。
7.本实用新型公开一种变频器的母线电容快速放电装置，包括依次连接的整流电路、滤波电路、制动电路和逆变电路；其中，所述制动电路包括连接的制动电阻和制动管，所述制动管连接有驱动电路，所述驱动电路包括锁存器和开关电源，所述锁存器的锁存使能端和数据输入端分别连接数字信号处理器，所述锁存器的数据输出端连接所述制动管，所述锁存器由所述开关电源独立供电。
8.在其中一个实施例中，所述整流电路包括第一二极管、第二二极管、第三二极管、第四二极管、第五二极管和第六二极管；其中，所述第一二极管和所述第二二极管正向串联
形成第一管组，所述第三二极管和所述第四二极管正向串联形成第二管组，所述第五二极管和所述第六二极管正向串联形成第三管组，所述第一管组、所述第二管组和所述第三管组正向并联后分别连接直流母线的正极和负极。
9.在其中一个实施例中，所述滤波电路包括第一电容、第二电容、第一电阻和第二电阻；其中，所述第一电容和所述第一电阻并联形成第一滤波部分，所述第二电容和所述第二电阻并联形成第二滤波部分，所述第一滤波部分和所述第二滤波部分串联后分别连接所述直流母线的正极和负极。
10.在其中一个实施例中，所述逆变电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管；其中，所述第一晶体管和所述第二晶体管正向串联形成第四管组，所述第三晶体管和所述第四晶体管正向串联形成第五管组，所述第五晶体管和所述第六晶体管正向串联形成第六管组，所述第四管组、所述第五管组和所述第六管组正向并联后分别连接所述直流母线的正极和负极。
11.在其中一个实施例中，所述制动电路还包括第七二极管，所述第七二极管的阴极连接直流母线的正极，所述第七二极管的阳极连接所述制动管的集电极。
12.在其中一个实施例中，所述驱动电路还包括驱动光耦，所述锁存器的数据输出端通过所述驱动光耦连接所述制动管，所述驱动光耦由所述开关电源独立供电。
13.在其中一个实施例中，所述驱动电路还包括第三电阻和第四电阻；所述锁存器的锁存使能端通过所述第三电阻连接所述数字信号处理器，所述锁存器的数据输入端通过所述第四电阻连接所述数字信号处理器。
14.在其中一个实施例中，所述驱动电路还包括第五电阻和第六电阻，所述第五电阻的一端连接所述锁存器的数据输入端，所述第五电阻的另一端连接接地端，所述第六电阻的一端连接所述锁存器的锁存使能端，所述第六电阻的另一端连接所述接地端。
15.在其中一个实施例中，所述驱动电路还包括第七电阻和第八电阻，所述锁存器的数据输出端通过所述第七电阻连接所述驱动光耦的输入端，所述驱动光耦的输出端通过所述第八电阻连接所述制动管的栅极。
16.在其中一个实施例中，所述驱动电路还包括第九电阻和第三电容，所述第九电阻和所述第三电容并联后分别连接所述制动管的栅极和发射极。
17.本实用新型的有益效果在于，所提供的变频器的母线电容快速放电装置，通过利用变频器主回路的制动电路充当母线电容的放电回路，在制动状态和母线电容放电状态之间切换，以及在制动管连接的驱动电路中引入锁存器，可以在变频器输入侧交流电断电时，迅速通过数字信号处理器控制锁存器将制动管锁存为导通状态，保持制动电阻并联在母线电容两端进行快速放电，无需额外增加放电装置，进而可以降低硬件成本和节省安装空间，扩大应用范围。
附图说明
18.此处的附图，示出了本实用新型所述技术方案的具体实例，并与具体实施方式构成说明书的一部分，用于解释本实用新型的技术方案、原理及效果。
19.除非特别说明或另有定义，不同附图中，相同的附图标记代表相同或相似的技术特征，对于相同或相似的技术特征，也可能会采用不同的附图标记进行表示。
20.图1是本实施例公开的一种变频器的母线电容快速放电装置的电路示意图；
21.附图标记说明：
22.10、整流电路；20、滤波电路；30、制动电路；40、逆变电路；50、驱动电路；u1、锁存器；oe、输出使能端；le、锁存使能端；d、数据输入端；q、数据输出端；u2、驱动光耦；d1、第一二极管；d2、第二二极管；d3、第三二极管；d4、第四二极管；d5、第五二极管；d6、第六二极管；d7、第七二极管；r1、第一电阻；r2、第二电阻；r3、制动电阻；r4、第三电阻；r5、第四电阻；r6、第五电阻；r7、第六电阻；r8、第七电阻；r9、第八电阻；r10、第九电阻；c1、第一电容；c2、第二电容；c3、第三电容；v1、第一晶体管；v2、第二晶体管；v3、第三晶体管；v4、第四晶体管；v5、第五晶体管；v6、第六晶体管；v7、制动管。
具体实施方式
23.为了便于理解本实用新型，下面将参照说明书附图对本实用新型的具体实施例进行更详细的描述。
24.除非特别说明或另有定义，本文所使用的所有技术和科学术语与所属技术领域的技术人员通常理解的含义相同。在结合本实用新型的技术方案以现实的场景的情况下，本文所使用的所有技术和科学术语也可以具有与实现本实用新型的技术方案的目的相对应的含义。
25.除非特别说明或另有定义，本文所使用的“第一、第二
…”
仅仅是用于对名称的区分，不代表具体的数量或顺序。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
26.需要说明的是，当元件被认为“固定于”另一个元件，它可以是直接固定在另一个元件上，也可以是存在居中的元件；当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件，也可以是同时存在居中元件；当一个元件被认为是“安装在”另一个元件，它可以是直接安装在另一个元件，也可以是同时存在居中元件。当一个元件被认为是“设在”另一个元件，它可以是直接设在另一个元件，也可以是同时存在居中元件。
27.如图1所示，本实用新型实施例公开一种变频器的母线电容快速放电装置，可以应用于电梯用变频器，或者其它具有类似制动电路的变频器。该变频器的母线电容快速放电装置包括依次连接的整流电路10、滤波电路20、制动电路30和逆变电路40；其中，制动电路30包括连接的制动电阻r3和制动管v7，制动管v7连接有驱动电路50，驱动电路50包括锁存器u1和开关电源，锁存器u1的锁存使能端le和数据输入端d分别连接变频器的数字信号处理器(digital signal processing，dsp)，锁存器u1的数据输出端q连接制动管v7。
28.其中，整流电路10、滤波电路20、制动电路30和逆变电路40分别依次连接直流母线的正极p和负极n。开关电源为锁存器u1独立供电，与dsp的供电电源分开。制动管v7具体是绝缘栅双极型晶体管(insulated gate bipolar transistor，igbt)，有三个电极，分别是发射极、栅极和集电极。
29.当变频器输入侧r/s/t交流电正常供电时，制动电路30用于限制制动状态下母线电压；当变频器输入侧r/s/t交流电掉电时，制动电路30用于母线电容的快速放电。
30.因此，可以充分利用变频器主回路的制动电路30充当母线电容的放电回路，在制动状态和母线电容放电状态之间切换，以及在制动管v7连接的驱动电路50中引入锁存器
u1，可以在变频器输入侧r/s/t交流电断电时，迅速通过dsp控制锁存器u1将制动管v7锁存为导通状态，并通过开关电源为锁存器u1独立供电，保持制动电阻r3并联在母线电容两端进行快速放电，直至母线电容的电压降至人体安全电压(36v)以下，无需额外增加放电装置，进而可以降低硬件成本和节省安装空间，扩大应用范围。
31.由于母线电容的作用，在变频器输入侧r/s/t交流电刚掉电时，dsp的供电电源不会立刻掉电停止工作，因此可以迅速输出控制信号控制锁存器u1。而当dsp的供电电源停止输出后，dsp输出的控制信号将会被初始化，此时开关电源依旧可以为锁存器u1供电，保证制动管v7导通，直至母线电容的电压降至36v以下，开关电源才会停止输出，电路恢复初始化状态。
32.如此，通过开关电源对锁存器u1进行独立供电，可以确保变频器输入侧r/s/t掉电后，为锁存器u1持续供电，保持制动管v7导通，直至母线电容的电压降至36v以下，从而可以保证母线电容放电装置的可靠性。
33.其中，驱动电路50包括锁存器u1，该锁存器u1包括四个功能引脚，分别是输出使能端oe、锁存使能端le、数据输入端d和数据输出端q，锁存使能端le用于接收dsp发送的pwm-en信号，数据输入端d用于接收dsp发送的pwm-gb信号，数据输出端q用于输出brke信号。
34.当dsp输出的pwm-en信号为高电平时，锁存器u1输出的brke信号跟随pwm-gb信号的高低电平变化；当dsp输出的pwm-en信号为低电平时，锁存器u1输出的brke信号保持pwm-en信号为低电平的前一时刻的输出状态不变。当锁存器u1的供电电源vcc的电压低于锁存器u1的工作电压时，锁存器u1恢复初始化，输出的brke信号解除锁存状态。
35.在本实施例中，制动管v7的开关状态由锁存器u1输出的brke信号决定，若brke信号为高电平，制动管v7导通，制动电阻r3并联于直流母线两端进行放电；若brke信号为低电平，制动管v7处于关断状态，制动电阻r3从母线电容两端断开。
36.在本实施例中，整流电路10可以是由第一二极管d1、第二二极管d2、第三二极管d3、第四二极管d4、第五二极管d5和第六二极管d6构成的三相全波整流电路；其中，第一二极管d1和第二二极管d2正向串联形成第一管组，第三二极管d3和第四二极管d4正向串联形成第二管组，第五二极管d5和第六二极管d6正向串联形成第三管组，第一管组、第二管组和第三管组正向并联后分别连接直流母线的正极p和负极n。
37.在本实施例中，滤波电路20由母线电容和均压电阻构成，其包括第一电容c1、第二电容c2、第一电阻r1和第二电阻r2；其中，第一电容c1和第一电阻r1并联形成第一滤波部分，第二电容c2和第二电阻r2并联形成第二滤波部分，第一滤波部分和第二滤波部分串联后分别连接直流母线的正极p和负极n。
38.在本实施例中，逆变电路40包括均为igbt功率管的第一晶体管v1、第二晶体管v2、第三晶体管v3、第四晶体管v4、第五晶体管v5和第六晶体管v6；其中，第一晶体管v1和第二晶体管v2正向串联形成第四管组，第三晶体管v3和第四晶体v4管正向串联形成第五管组，第五晶体管v5和第六晶体管v6正向串联形成第六管组，第四管组、第五管组和第六管组正向并联后分别连接直流母线的正极p和负极n。
39.在本实施例中，制动电路30还包括第七二极管d7，第七二极管d7的阴极连接直流母线的正极p，第七二极管d7的阳极连接制动管v7的集电极。
40.在本实施例中，驱动电路50还包括驱动光耦u2，锁存器u1的数据输出端q通过驱动
光耦u2连接制动管v7，驱动光耦u2也由开关电源独立供电。
41.其中，开关电源主要为锁存器u1提供vcc供电、为驱动光耦u2提供nvcc和nvee供电。当母线电容两端的电压低于36v时，开关电源停止输出，vcc、nvcc和nvee的输出电压均为零。
42.其中，驱动光耦u2的原边与副边完全隔离，可以忽略光耦复副边的导通压降。当brke信号为高电平时，输出电压为nvcc高电平的驱动信号gb，制动管v7导通，制动电阻r3并接在母线电容两端，实现对母线电容快速放电；当brke信号为低电平时，输出电压为nvee低电平的驱动信号gb，制动管v7关断，制动电阻r3从母线电容两端断开。
43.在本实施例中，驱动电路50还包括第三电阻r4和第四电阻r5；锁存器u1的数据输入端d通过第三电阻r4连接dsp，锁存器u1的锁存使能端le通过第四电阻r5连接dsp。
44.在本实施例中，驱动电路50还包括第五电阻r6和第六电阻r7，第五电阻r6的一端连接锁存器u1的数据输入端d，第五电阻r6的另一端连接接地端gnd，第六电阻r7的一端连接锁存器u1的锁存使能端le，第六电阻r7的另一端连接接地端gnd。
45.在本实施例中，驱动电路50还包括第七电阻r8和第八电阻r9，锁存器u1的数据输出端q通过第七电阻r8连接驱动光耦u2的输入端an，驱动光耦u2的输出端vout通过第八电阻r9连接制动管v7的栅极。
46.在本实施例中，驱动电路50还包括第九电阻r10和第三电容c3，第九电阻r10和第三电容c3并联后分别连接制动管v7的栅极和发射极。
47.本实施例的工作过程如下：
48.s1、输入侧r/s/t上电前：开关电源的vcc、nvcc、nvee输出电压为零，锁存器u1为初始状态，输出brke信号为低电平，驱动信号gb为低电平，制动管v7处于关断状态，制动电阻r3从母线电容两端断开；
49.s2、输入侧r/s/t上电后：开关电源正常工作，vcc、nvcc、nvee输出设计电压为锁存器u1和驱动光耦u2独立供电；dsp输出pwm-en信号为高电平，并根据直流母线的电压值是否超过设定值，控制pwm-gb信号的高低电平变化；
50.s3、输入侧r/s/t断电后：在dsp的供电电源尚未掉电时，将dsp输出的控制信号(pwm-en信号、pwm-gb信号)同时置位为高电平，毫秒级延时后pwm-en信号变为低电平，然后保持pwm-en信号为低电平不变，以将锁存器u1输出的brke信号锁存为高电平输出，不再跟随pwm-gb信号变化；当brke信号为高电平时，驱动信号gb为高电平，制动管v7导通，制动电阻r3并联在母线电容两端进行放电，直至母线电压降低至36v以下，开关电源停止输出，vcc、nvcc、nvee输出电压为零，电路恢复到上电前的初始状态。
51.在其它一些可能的实施例中，具体电路的构成器件数量及选型可与前述不同，如开关电源输入端可以不从直流母线处取电，改为储能电池或储能电容供电；锁存器u1的具体型号可由其它功能类似的具有锁存器功能的器件替代；驱动光耦u2可选用只提供高电平开通、零电平关断的其它型号驱动光耦替代。
52.以上实施例的目的，是对本实用新型的技术方案进行示例性的再现与推导，并以此完整的描述本实用新型的技术方案、目的及效果，其目的是使公众对本实用新型的公开内容的理解更加透彻、全面，并不以此限定本实用新型的保护范围。
53.以上实施例也并非是基于本实用新型的穷尽性列举，在此之外，还可以存在多个
未列出的其他实施方式。在不违反本实用新型构思的基础上所作的任何替换与改进，均属本实用新型的保护范围。