用于控制多个功率半导体器件的系统和方法与流程

用于控制多个功率半导体器件的系统和方法


背景技术：

1.本文中所公开的主题涉及功率变换系统。更具体地，本公开大体上涉及控制功率变换系统中的多个功率电子器件的切换以提高其性能。
2.宽带隙半导体，例如碳化硅(sic)和氮化镓(gan)越来越多地用在功率电子器件例如金属氧化物半导体场效应晶体管(mosfet)中。与在相应器件内不使用宽带隙半导体的其它功率电子器件相比，宽带隙功率电子器件通常在相对较高的开关速率(例如千赫兹(khz)到兆赫兹(mhz)范围)具有相对较低的开关损耗，在相对较高的结点温度下操作，并在相对较高的电压下操作。因此，近年来，宽带隙功率电子器件由于其开关性能和高温工作能力受到了关注。
3.还可以认识到，商业功率变换系统可包括共同工作以将电功率从一种形式变换成另一种形式的数十或数百个功率电子器件，即便功率电子器件的开关操作时序中的微小的不匹配也可能显著降低整个系统的性能。还可以认识到，由于制造时两种不同的功率电子器件的差异和/或由于功率电子器件在其工作寿命中的开关行为的变化，功率电子器件的开关操作可能是不匹配的。


技术实现要素：

4.在一个实施例中，功率变换器可包括：多个功率器件；以及传感器，所述传感器操作地耦接到所述多个功率器件中的至少一个，并被配置成检测与所述多个功率器件关联的电压、电流或电磁(em)特征信号(signature signal)。所述功率变换器还可包括操作地耦接到所述多个功率器件和所述传感器的电路，例如处理器。所述处理器可以将相应的门极信号(gate signal)发送至所述多个功率器件中的每个相应功率器件，使得每个相应门极信号被相应的补偿延迟(a respective compensation delay)延迟(delayed)，所述补偿延迟是基于所述相应功率器件的相应时间延迟和所述多个功率器件的最大时间延迟对所述相应功率器件确定的。
5.在另一实施例中，一种方法可包括：通过电路确定与被配置成将第一电压变换成第二电压的多个功率器件关联的多个时间延迟。所述方法还可包括基于所述多个时间延迟通过所述电路来识别最大时间延迟；基于所述最大时间延迟和所述多个时间延迟通过所述电路来对所述多个功率器件生成多个补偿延迟。所述方法可以接着通过所述电路将多个门极信号发送至所述多个功率器件，使得所述多个门极信号中的每个门极信号包括所述多个补偿延迟的相应补偿延迟。
6.在又一实施例中，一种非瞬态计算机可读介质可包括计算机可执行指令，所述指令使得电路确定与被配置成将第一电压变换成第二电压的多个功率器件关联的多个时间延迟。所述电路接着可以基于所述多个时间延迟来识别最大时间延迟；基于所述最大时间延迟和所述多个时间延迟对所述多个功率器件生成多个补偿延迟。所述电路还可以将多个门极信号发送至所述多个功率器件，使得所述多个门极信号中的每个门极信号包括所述多个补偿延迟的相应补偿延迟。
附图说明
7.当参考附图阅读以下详细描述时，本发明的这些和其它特征、方面以及优点将变得更好理解，其中在整个附图中相同的标号表示相同的部分，其中：
8.图1是根据实施例的并联连接的功率电子器件系统的框图；
9.图2是根据实施例的串联连接的功率电子器件系统的框图；
10.图3是根据实施例的传送到图1或图2的多个功率电子器件的门极信号的时序图；
11.图4是根据实施例的用于将门极信号发送至图1的多个功率电子器件的方法的流程图；
12.图5是根据实施例的基于图4的方法传送到图1或图2的多个功率电子器件的门极信号的时序图；以及
13.图6是根据实施例的用于将门极信号发送至图2的多个功率电子器件的方法的流程图。
具体实施方式
14.下文将描述一个或多个特定实施例。为了提供这些实施例的简要描述，并不在本说明书中描述实际实施方案的所有特征。应了解，在如任何工程或设计项目的任何此类实际实施方案的开发过程中，众多针对实施方案的决定必须实现开发者的具体目标，例如遵守可能在各个实施方案之间变化的相关系统约束和相关商业约束。此外，应当理解的是，这种开发工作可能复杂且耗时，但是对于受益于本公开的普通技术人员来说，这仍是常规的设计、生产和制造工作。
15.在介绍本公开的各种实施例的元件时，冠词“一个(a/an)”和“所述”旨在意味着存在所述元件中的一个或多个。术语“包括”和“具有”旨在为包括性的并且意味着可能存在除了所列元件之外的额外元件。
16.硅(si)功率电子器件广泛用在各种功率变换系统(例如，整流器、逆变器)中以将一种形式的电压或电流变换成另一形式的电压或电流，例如将交流(ac)电压/电流变换成直流(dc)电压/电流(例如，ac到dc，ac到ac，dc到dc和/或dc到ac等)。功率变换系统的性能通常与功率电子器件的操作频率和/或开关暂态有关。然而，基于硅的功率电子器件例如硅绝缘栅双极晶体管(igbt)可能在高频开关期间以热损耗的形式损失其能量的增加的部分。因此，基于硅的功率电子器件的性能可能局限于某个开关频率(例如在高功率应用中1khz或更低)。
17.与基于硅的功率电子器件相比，宽带隙功率电子器件例如碳化硅金属氧化物半导体场效应晶体管(mosfet)和氮化镓(gan)mosfet相比基于硅的功率电子器件可能表现出明显更低的开关损耗。同样，当频繁地(例如，＞几十khz)和/或在较高温度(例如，＞150℃)下开关时，宽带隙功率电子器件可比si功率电子器件更高效地操作。
18.尽管宽带隙功率电子器件能够在高频速率下开关，但当多个宽带隙功率电子器件耦接在一起(例如，串联、并联或串-并联)时，这些宽带隙功率电子器件的开关可能不是相互同步的。即，这些宽带隙功率电子器件的开关可能不在期望的时间发生，结果，所连接的宽带隙功率电子器件之间的电压和电流分担可能是不平衡的。由于每个宽带隙功率电子器件的门极信号路径的阻抗的不匹配、每个宽带隙功率电子器件内的传播延迟、每个宽带隙
功率电子器件的特性差异及其它原因，可能造成这些宽带隙功率电子器件不能在期望的时间开关(例如相互同步)。
19.为了确保宽带隙功率电子器件在期望的时间开关(例如相互同步操作)，在一个实施例中，门极驱动控制系统可确定要加入到每个相应门极信号的补偿延迟时间，所述门极信号用来使相应的功率电子器件接通或关断(例如，激活或去激活相应的功率电子器件)。在某些实施例中，可基于与系统内的每个功率电子器件关联的相应延迟时间和所有相应延迟时间中最大的延迟时间来确定补偿延迟时间。在对每个相应的功率电子器件确定补偿延迟时间之后，门极驱动控制系统可将相应的补偿延迟时间加入到每个相应的门极信号。结果，每个功率电子器件于是可在期望的时间开关，且可在所连接的功率电子器件之间提供平衡的电流和电压分担。
20.考虑前述情况，本公开详述了在提供至系统的多个功率电子器件的门极信号中主动地引入一个或多个延迟(例如，上升沿延迟、下降沿延迟或两者)以补偿信号路径或功率半导体的时序不匹配和上面列出的其它因素的系统和方法。在一个实施例中，处理器可使用差分电压信号(differential voltage signal)在亚纳秒级上(at a sub-nanosecond level)控制何时将门极信号的延迟(即补偿延迟)提供至所连接的功率电子器件。通过使用本说明书中描述的系统和技术，可以实现可用于整流器、逆变器、驱动器和其它功率变换系统的大规模的并联/串联连接的高速功率半导体，在系统的每个功率电子器件之间具有平衡的电压/电流分享性质(sharing properties)。
21.作为介绍，图1图示了根据实施例的并联连接的功率电子系统10的框图。如图1所示，并联连接的功率电子系统10可包括相互并联连接的多个功率电子器件12。功率电子器件12可包括在电功率变换期间可开关(例如关断和接通)的任何类型的固态电子器件。例如，功率电子器件12可包括金属氧化物半导体场效应晶体管(mosfet)、绝缘栅双极晶体管(igbt)等。在某些实施例中，功率电子器件12可由例如碳化硅(sic)或氮化镓(gan)的半导体材料构成。与由其它类型的半导体材料(例如硅)构成的其它功率电子器件相比，这些类型的半导体材料可以使得功率电子器件12以高频速率(例如几十khz)接通和关断。
22.功率电子系统10还可包括门极驱动控制系统(gate drive control system)14，门极驱动控制系统14可包括任何类型的可编程逻辑器件，例如控制器、移动计算装置、膝上型计算装置、通用计算装置、现场可编程门阵列(fpga)等。在任何情况下，门极驱动控制系统14可控制门极信号到功率电子器件12的传送。一旦接收门极信号，功率电子器件12可取决于其相应端子两端存在的电压接通或关断。在某些实施例中，功率电子器件12可以提供各种功率变换操作的方式被接通和关断。例如，功率电子器件12可将交流(ac)电压变换成直流(dc)电压，将dc电压变换成ac电压，将dc电压变换成另一dc电压、或者将ac电压变换成另一ac电压。为了执行这些功率变换操作，处理器16可确定何时将适当的门极信号提供至每个功率电子器件12，以基于提供的输入电压波形产生期望的电压波形。此外，可使用处理器16对关联的功率变换电路执行其它控制功能。
23.处理器16可以是能够执行计算机可执行指令(例如软件代码、程序、应用程序)的任何类型的计算机处理器或微处理器。处理器16还可以包括可共同工作以执行下文所描述的操作的多个处理器。通常，如上面讨论的，处理器16可执行包括程序的软件应用程序以确定如何将门极信号提供至功率电子器件12，使得所产生的电压输出对应于期望的电压信
号。例如，如在下面更详细地讨论的，图3图示由门极驱动控制系统14提供至功率电子系统10的功率电子器件12的相应门极的门极信号的示范性时序图。
24.在某些实施例中，处理器16可将门极信号链18提供至功率电子器件12以协调每个功率电子器件12的开关。门极信号链18可包括使得相应的功率电子器件12在安排的时间能够打开和闭合的一个或多个脉冲。
25.图1的功率电子系统10还可包括传感器20。传感器20可耦接到并联连接的功率电子器件12的共同的节点(common node)22或24。传感器20可包括能够检测或测量电压、电流和/或电磁(em)信号的特性的任何类型的电子电路。因此，传感器20可监测由功率电子器件12生成的电压、电流和/或em信号，并将关于检测的信号的反馈提供至门极驱动控制系统14。
26.考虑前面的描述，图2图示了串联连接的功率电子系统30的框图。串联连接的功率电子系统30还可包括多个功率电子器件12、门极驱动控制系统14、处理器16和传感器20。门极驱动控制系统14可发送门极信号，例如门极信号链18，以协调功率电子器件12的开关。系统30的功率电子器件12可如图2所示的相互串联连接。通常，通过将功率电子器件12相互串联连接，串联连接的功率电子系统30可被标定到与单个功率电子器件12的额定电压的n倍对应的电压，其中，n是系统30中功率电子器件12的数目。以相似方式，图1中的并联连接的功率电子系统10的功率电子器件12可以使得系统10传导一个功率电子器件12的额定电流的n倍，其中，n是功率电子器件12的数目。
27.在任一种情况下，由于系统10和系统30的电路的各种不同(例如信号链的不同时序性质，从门极驱动控制系统14的输出到不同的功率电子器件12的门极驱动器的延迟)，传送到系统10或系统30的功率电子器件12的门极信号在期望的时间可能不被相应的功率电子器件12接收。例如，图3图示示范性时序图40，其描绘被传送到系统10或系统30的功率电子器件12的各个门极信号可能经历的示范性延迟。
28.参照图3的实例，处理器16处的门极信号42可指示处理器16何时生成要被提供至功率电子器件12的门极信号。以相同方式，门极信号44、门极信号46和门极信号48指示每个相应的功率电子器件12何时接收每个相应的门极信号。如图3中所示，对于第一功率电子器件12的延迟(s1)由td1表示，时间延迟td2与第二功率电子器件12(s2)关联，等等。
29.对于图3提供的实例，每个时间延迟小于下一个时间延迟。在这种情况下，在串联连接的功率电子系统30中可能存在过电压问题、或者在并联连接的功率电子系统10中可能存在过电流问题。在一些情况下，为了补偿这些时间延迟，在提供对称阻抗布局设计或者将缓冲电路加到功率电子器件12时可能要特别注意。然而，在大量的功率电子器件相互串联或并联连接的系统中，提供具有对称阻抗的布局可能是很困难的。此外，由于功率电子器件12的高速开关操作，缓冲电路补偿多个门极信号的时间延迟是有挑战性的。而且，给系统增加缓冲电路引入了额外的功耗和/或增加了系统的重量/尺寸。
30.出于这种考虑，在一个实施例中，处理器16可将门极信号通过差分电压信号(例如低压差分信号(lvds))发送至功率电子器件12。lvds是一种差分信号发送系统，其以一对电线上的电压之间的差发送信息。因此，门极驱动控制系统14可经由一对电线使用lvds将门极信号传送到每个功率电子器件12。
31.以此方式，lvds输出缓冲器可被并入到门极驱动控制系统14中，以将由处理器输
出的门极信号的延迟控制在亚纳秒时标上。然而，为了同步由功率电子器件12接收的门极信号，在门极驱动控制系统14的输出处的附加的延迟可被加入到每个门极信号。然而，由于每个功率电子器件12可能与不同的时间延迟关联，处理器16可首先确定加入到每个门极信号的相应的补偿延迟，所述门极信号被传送到每个相应的功率电子器件12。
32.考虑前述情况，图4图示根据实施例的用于将补偿后的门极信号发送至图1的并联连接功率电子系统10的功率电子器件12的方法60的流程图。以下对方法60的描述被描述为由门极驱动控制系统14的处理器16执行。然而，应当注意，任何适合的处理器装置可执行方法60。另外，虽然以特定次序描述了方法60，但应注意，可以任何适合的次序执行方法60，并不局限于本说明书中呈现的次序。
33.现在参照图4，在块62处，处理器16可等待所有的功率电子器件12(例如开关)处于关断(即不导电)状态。因此，处理器16可去除被提供至每个功率电子器件12的门极信号。
34.在块64处，处理器16可将门极信号n发送至一个功率电子器件n。门极信号n可包括在某个时间量内具有高信号的脉冲。在将门极信号n发送至功率电子器件n之后，在块66处，处理器16可测量被传送的门极信号n到功率电子器件n的电压或电流输出变化时的时间延迟(tdn)。同样，处理器16可使用时钟测量对功率电子器件n的门极信号n的传送和来自传感器20的指示电流或电压变化的数据的接收之间的时间量。在一个实施例中，为了避免检测来自传感器20的噪声，处理器16可在由传感器20检测的电压或电流的变化大于某个阈值时停止测量时间。
35.在块66，处理器16可确定另一功率电子器件12是否存在于系统中。如果处理器16确定另一处理器16存在，则所述处理器可继续到块70，选择下一功率电子器件(n+1)来继续方法60。在选择下一功率电子器件(n+1)之后，处理器16可对下一功率电子器件(n+1)再次执行操作块62-66。同样，处理器16可对系统的每一个功率电子器件12测量时间延迟。
36.可使用单个电压和/或电流传感器(例如传感器20)感测门极驱动的开关情况，对每个功率电子器件n执行时间延迟的测量，且评估功率电子器件。在某些实施例中，功率电子器件n的选通(gating)和电流和/或电压输出的过渡之间的时间延迟可由处理器16使用时间对数位转换(tdc)逻辑确定。例如，tdc技术可使用抽头延迟线结构测量低于时钟周期的时间间隔。即，延迟线结构可利用低偏差时钟分布网络和专用相邻单元路由资源解析低于100皮秒的测量。
37.再参照块68，当处理器16确定在系统中不存在另一功率电子器件12时，处理器16可继续到块72。在块72处，处理器16可基于对系统的每个功率电子器件n测量的时间延迟识别最大时间延迟(td-max)。
38.使用最大时间延迟(td-max)和对每个功率电子器件(n)测量的时间延迟(tdn)，处理器16可在块74处确定系统的每个功率电子器件12的补偿延迟。即，处理器16可基于最大时间延迟(td-max)和相应的功率电子器件n的相应时间延迟(tdn)之间的差，确定每个功率电子器件n的补偿延迟。
39.作为实例，再参照图3，功率电子器件s1到sn的测量的时间延迟分别是t1到tdn，tdn大于td1和td2，因此tdn＝td-max。在这种情况下，处理器16可确定第一功率电子器件(s1)的补偿延迟等于最大时间延迟(td-max)和第一功率电子器件(s1)的测量的时间延迟(td1)之间的差。同样，对于第一功率电子器件(s1)的补偿延迟可以表示为td-max-td1。以
相同方式，对第二功率电子器件(s2)的补偿延迟可表示为td-max-td2。
40.再参照图4，在对每个功率电子器件n确定补偿延迟之后，在块76处，处理器16可将相应的补偿延迟加入到与每个相应的功率电子器件n关联的相应的门极信号n。这样，处理器16可在块78处，将相应门极信号n延迟一个时段来发送到相应功率电子器件n，该时段等于在块72确定的最大时间延迟和对相应的功率电子器件n测量的时间延迟tdn之间的差。这样，由系统10的每个功率电子器件12接收的门极信号可以相互同步。
41.例如，图5图示根据本方法的实施例基于图4的方法60传送到功率电子器件12的门极信号的时序图90。如图5所示，处理器16可通过将补偿延迟92加入到门极信号94来将第一门极信号1到第一功率电子器件(s1)的传送从时间t0延迟到时间t1，其中，补偿延迟92对应于最大时间延迟(td-max)和对第一功率电子器件(s1)测量的时间延迟(td1)之间的差。结果，第一功率电子器件(s1)可在时间t2接收门极信号94。
42.以相同方式，处理器16可通过将补偿延迟98加入到门极信号96来将第二门极信号2(96)到第二功率电子器件(s2)的传送从时间t0延迟到时间t3，其中，补偿延迟98对应于最大时间延迟(td-max)和对第二功率电子器件(s2)测量的时间延迟(td2)之间的差。结果，第二功率电子器件(s2)可在时间t2接收门极信号96。
43.通过给每个相应的门极信号施加相应的补偿延迟，处理器16可确保系统的每个功率电子器件12可在期望的时间开关。即，处理器16可补偿由信号路径传播或系统内多个功率电子器件12之间的器件特性不匹配(例如，由于制造差异，或者功率电子器件12在其操作寿命上开关行为的变化)引起的开关动作延迟。因此，本实施例对于高速开关应用实现了功率电子器件12之间的提高的电压和/或电流分担。
44.在某些实施例中，可以对并联连接的功率电子系统10的功率电子器件12执行上面描述的方法60。图6图示根据本方法的实施例用于将门极信号发送至可以是串联连接的功率电子系统30的一部分的多个功率电子器件12的方法110的流程图。与图4的方法60一样，以下对方法110的描述被描述为由门极驱动控制系统14的处理器16执行。然而，应当注意，任何适合的处理器装置可执行方法110。另外，虽然以特定次序描述了方法110，但应注意，可以任何适合的次序执行方法110，并不局限于本说明书中呈现的次序。
45.现在参照图6，在块112处，处理器16可等待系统30的功率电子器件12接通(即切换到导通状态)。在功率电子器件12被激活之后，处理器16可继续到块114，并将门极信号n发送至功率电子器件n，从而使得功率电子器件n关断(即切换到非导通状态)。
46.在块116处，处理器16可测量处理器16发送门极信号n的时间和功率电子器件n的电压或电流输出过渡的时间之间的时间延迟tdn(类似于参照图4的块66在上面描述的过程)。处理器16接着可在块118处确定另一功率电子器件(n+1)是否存在于系统30中。如果另一功率电子器件存在，则处理器16可继续到块120，并使用下一功率电子器件n+i执行操作块112-116。
47.在对系统30的每个功率电子器件n测量时间延迟之后，处理器16可在块122识别最大时间延迟(td-max)，在块124对系统30的每个相应功率电子器件确定相应的补偿延迟，在块126将相应的补偿延迟加入到被提供至系统30的每个相应功率电子器件的每个相应门极信号n，以及在块128将补偿后的门极信号发送至系统30的每个相应功率电子器件。同样，可以与上面参照方法60的块72-78解释的相似的方式执行操作块122-128。通过将相应的补偿
延迟加入到系统30的每个相应功率电子器件的每个相应门极信号n，处理器16可更好地确保系统30的串联连接的功率电子器件12可在期望的时间开关。因此，可以平衡系统30的串联连接的功率电子器件12的电流和电压分担性质。
48.尽管将方法60和方法110分别描述为在并联连接的功率电子器件12和串联连接的功率电子器件12上执行，但应当注意，方法60和方法110也可以分别在串联连接的功率电子器件12和并联连接的功率电子器件12上执行。也可通过将补偿延迟加入到门极信号的上升沿和/或下降沿，执行方法60和方法110。而且，由处理器16使用的方法也可以取决于相应的功率电子器件12内半导体材料的类型(例如p型、n型)。
49.应当注意，在一些实施例中，可以在对关联的功率变换系统上电时执行上面描述的方法60和方法110。同样，处理器16可初始化或校准门极信号和功率电子器件12，从而相互同步地操作。在一些实施例中，处理器16可在安排的时间执行方法60和/或方法110，以确保门极信号或与功率电子器件12关联的延迟不漂移，并确保功率电子器件12保持相互同步地操作。
50.目前公开的系统和方法的技术效果包括在高频开关操作中使许多连接的功率电子器件一起操作，提高功率变换系统的性能。通过实施本说明书中描述的系统和技术，功率变换系统可更高效地操作，提供用来执行各种功率变换操作的多个功率电子器件中的每一个之间的更好的电压和电流平衡。
51.本说明书描述使用实例来公开目前公开的实施例，包括最佳模式，并且还使得本领域的任何技术人员能够实践本发明，包括制造和使用任何装置或系统以及执行任何所并入的方法。本发明的可专利范围由权利要求书所限定，且可包括所属领域的技术人员想到的其它实例。如果此类其它实例具有并非不同于权利要求书的字面语言的结构要素，或如果它们包括与权利要求书的字面语言无实质差异的等效结构要素，那么它们既定在权利要求书的范围内。