一种可拓展低电压输入范围的旁路电路的制作方法

1.本发明涉及电子电路技术领域，特别是涉及一种可拓展低电压输入范围的旁路电路。


背景技术：

2.在隔离式电源应用领域，由于需要驱动片外功率器件，芯片控制电路内部需要产生对应功率管工作范围的低压差线性稳压电路即ldo电路，该电路作为内部功能模块、逻辑控制模块和驱动模块等的供电单元。
3.而在60v以上的高母线电压应用中，传统电路只有母线电压达到相对高的电压ldo才会稳定工作，如fig.1所示。当vin大于三个齐纳二极管的稳压值大约18v后，该ldo才会产生稳定的vcc电压，给其它模块供电。
4.在一些60v以上的高母线电压应用中，需要母线电压在很低电压约5v时，芯片内部需要建立稳定工作并为片外功率器件提供驱动。本发明针对此低电压需求难点，提出了一种可拓展低电压输入范围的旁路电路。


技术实现要素：

5.本发明的目的是提供一种可拓展低电压输入范围的旁路电路，使得芯片在内部ldo建立之前为其他模块提供偏置的电压源电路，也即在更低电压旁路内部ldo，使得芯片在更低母线电压下稳定工作，拓展母线电压的低压范围值。
6.为实现上述目的，本发明提供了如下方案：
7.一种可拓展低电压输入范围的旁路电路，包括：
8.禁能电路、自偏置ldo电路、旁路电路和启动电路组成；
9.输入一组反相位信号en/xen，若电源电压上升，en信号为高电位，所述禁能电路工作，整个电路处于禁能状态；若所述en为低电位时，所述自偏置ldo电路、所述旁路电路和所述启动电路工作，整个电路进入使能状态。
10.优选地，所述禁能电路包括nmos管nm1、nmos管nm4和nmos管nm8，所述nmos管nm1的栅极接禁能信号xen，所述nmos管nm1的漏极接pmos管pm2的源漏端，nmos管nm1的源极接电通过接电阻r3连接至地；所述nmos管nm4栅极接禁能信号en，nmos管nm4漏极接pmos管pm3的漏极和连接线l1，nmos管nm4源极接至地；所述nmos管nm8栅极接禁能信号en，nmos管nm8漏极接nmos管nm5的漏端和电阻r9一端，nmos管nm8源极接地。
11.优选地，所述自偏置ldo电路包括源跟随器和共源极电路，其中所述源跟随器包括nmos管nm6、电阻r4、电阻r5和电容c1，所述共源极电路包括三极管q3、齐纳二极管zd3、电阻r2、pmos管pm3和电阻r1。
12.优选地，所述旁路电路包括旁路工作电路和旁路控制电路，所述旁路工作电路pmos管pm5，齐纳二极管zd4，电阻r6，电阻r7，nnmos管nm7组成，所述旁路控制电路由nmos管nm5，电阻r9，电阻r8，pmos管pm6,pmos管pm7，电阻r10组成，内部电源电压vdd_5v模块组成。
13.优选地，所述启动电路包括pmos管pm1，pmos管pm2,pmos管pm3,pmos管pm4,nmos管nm1，nmos管nm2，nmos管nm3，电阻r3，三极管q1，三极管q2，齐纳二极管zd1，所述nmos管nm1栅极接禁能信号xen，nmos管nm1源极通过电阻r3接地，nmos管nm1的漏极接pmos管pm2，pmos管pm2栅漏极短接，源极接pmos管pm1管的源极，pmos管pm1的栅极接pmos管的栅极，pmos管pm1的漏极接nmos管nm2的漏极，nmos的源极接地，nmos管nm2的栅漏极短接接至nmos管nm3的栅极，nmos管nm3的漏极接齐纳二极管zd2的阳极，齐纳二极管zd2的阴极接地，齐纳二极管zd1的阳极接nmos管nm3的漏极，齐纳二极管zd2的阴极接三极管q2的发射极，三极管q2基极集电极短接接至三极管q1的发射极，三极管q1基极集电极短接接至pmos管pm4的漏极，pmos管pm4的栅极接至pmos管pm3的栅极，pmos管pm3的漏极接nmos管nm4的漏极，pmos管pm3的源极接至pmos管pm1、pmos管pm2、pmos管pm4源极。
14.优选地，当所述en信号为高电位时，所述xen信号为低电位，此时第一支路断路，pmos管pm2关断，有镜像管pmos管pm3关断，此时nmos管nm4导通，所述nmos管nm4将l1支路拉低至gnd，nmos管nm6关断，此时所述自偏置ldo电路关断，其中所述第一支路包括pmos管pm2、nmos管nm1和电阻r3。
15.优选地，当所述nmos管nm6关断时，电源电压vcc被电阻拉至gnd，导致内部低电源电压模块为低电位，则nmos管nm7的栅端被电阻r10拉至gnd，nmos管nm7关断，pmos管pm5功率管关断，此时整个电路为所述禁能状态。
16.优选地，若所述en为低电位时，整个电路进入使能状态，包括：
17.所述xen为高电位，nmos管nm1导通，则第一支路导通，所述第一支路有电流产生，pmos管pm2导通，pmos管pm3镜像管导通；en为低电位，nmos管nm4关断，pmos管pm3管将l1拉高，此时l1支路的三极管q3管关断，则此时从母线电压vin到功率管nmos管nm6的栅端没有压降产生，所述nmos管nm6栅端电压等于所述母线电压vin。
18.优选地，当所述整个电路进入使能状态时，所述nmos管nm6和电阻r4、电阻r5组成源极跟随器，则电源电压vcc跟随所述母线电压vin变化，同时，内部低电源电压模块跟随所述电源电压vcc变化。
19.优选地，当所述整个电路进入使能状态时，pmos管pm1复制pmos管pm2支路电流，nmos管nm3复制nmos管nm2支路电流，则nmos管nm3导通；此时母线电压vin小于齐纳二极管的稳压电压，nmos管nm3的漏端被拉至gnd，nmos管nm5关断，m8关断；第二支路断路，pmos管pm7导通，pmos管pm7/电阻r10支路产生电流，所述电阻r10的两端电压差变大，当所述电压差大于mos管的启动阈值电压时，nmos管nm7导通，所述旁路电路开始工作；所述nmos管nm7导通后，所述电阻r6和所述电阻r7支路有电流产生，所述电阻r6两端电压大于mos管阈值电压时，pmos管pm5导通，电阻r6两端电压变大，用于保护所述pmos管pm7栅源不被击穿；其中，所述第二支路包括nmos管nm8/电阻r8/电阻r9/pmos管pm6。
20.本发明的有益效果为：
21.本发明通过采用旁路电路使得ldo建立之前为其他模块提供偏置的电压源电路，拓展了高母线电压应用范围时对最低母线电源电压的限制，通常高母线电压60v-100v应用时其电路最低启动电压必然会增大，大约10v左右，而本发明使得母线电压可在高达60v应用，通过采用旁路电路使得电路也可在母线电压低至3v应用，极大的拓展了母线电压的低压范围值。
附图说明
22.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
23.图1为本发明实施例的拓展母线电源低压应用的短路ldo的旁路电路图；
24.图2为本发明实施例的旁路电路随电源电压工作的特性曲线示意图。
具体实施方式
25.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
26.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
27.如图1所示，该电路为拓展母线电源低压应用的短路ldo的旁路电路。
28.该电路主要分为四个部分，一个是nmos管nm4、nmos管nm8、nmos管nm1组成的禁能电路，一个是以nmos管nm6为功率管，及三极管q3/齐纳二极管zd3组成共源极反馈的自偏置ldo电路，一个是以pmos管pm5为功率管的相关连接的旁路电路，一个是以h_pdown和h_pshut信号开启和关闭控制旁路电路的启动电路。
29.所述禁能电路由nmos管nm1、nmos管nm4、nmos管nm8组成。nmos管nm1的栅极接禁能信号xen，nmos管nm1的漏极接pmos管pm2的源漏端，nmos管nm1的源极接电通过接电阻r3连接至地。nmos管nm4栅极接禁能信号en，nmos管nm4漏极接pmos管pm3的漏极和连接线l1，nmos管nm4源极接至地。nmos管nm8栅极接禁能信号en，nmos管nm8漏极接nmos管nm5的漏端和电阻r9一端，nmos管nm8源极接地；
30.所述自偏置ldo电路由nmos管nm6/电阻r4/电阻r5/电容c1组成的源跟随器和三极管q3/齐纳二极管zd3/电阻r2/pmos管pm3/电阻r1组成的共源极电路组成。nmos管nm6栅极接电阻r2和连接线l1以及三极管q3的集电极，nmos管nm6漏极接电源vin，nmos管nm6源极接ldo输出信号vcc电压。电阻r4一端接ldo输出信号vcc电压，电阻r4另一端接电阻r5、电容c1、三极管q3基极共同连接处，电阻r5一端接电阻r4、电容c1、三极管q3基极共同连接处，电阻r5另一端接地。电容c1一端接ldo输出信号vcc电压，电容c1一端接电阻r4、电阻r5、三极管q3基极共同连接处。三极管q3基极一端接电阻r4、电阻r5、电容c1共同连接处，三极管q3的集电极接nm6的栅极、r2一端、连接线l1共同连接处，三极管q3的发射极接齐纳二极管zd3的阴极。电阻r2一端接nm6的栅极、三极管q3的集电极、连接线l1共同连接处，另一端接pmos管pm1、pmos管pm2、pmos管pm3、pmos管pm4、电阻r1的共同连接处。电阻r1的一端接电源vin，一端接pmos管pm1、pmos管pm2、pmos管pm3、pmos管pm4、电阻r2的共同连接处。
31.旁路电路由旁路工作电路和旁路控制电路组成，旁路工作电路pmos管pm5，齐纳二极管zd4，电阻r6，电阻r7，nnmos管nm7组成，旁路控制电路由nmos管nm5，电阻r9，电阻r8，pmos管pm6,pmos管pm7，电阻r10组成，内部电源电压vdd_5v模块组成。pmos管pm5的栅极接
齐纳二极管zd4阳极、电阻r6、电阻r7的共同连接处，pmos管pm5的源极接电源vin，pmos管pm5的漏极接电压vcc。齐纳二极管zd4阴极接电源vin，齐纳二极管zd4阳极接pmos管pm5的栅极、电阻r6、电阻r7的共同连接处。电阻r6一端电源vin，电阻r6接pmos管pm5的栅极、齐纳二极管zd4阳极、电阻r7的共同连接处。电阻r7一端接pmos管pm5的栅极、齐纳二极管zd4阳极、电阻r7的共同连接处，电阻r7另一端接nmos管nm7的漏极。nmos管nm7漏极接电阻r7，nmos管nm7源极接地，nmos管nm7栅极通过电阻r10接地。电阻r10的一端接pmos管pm7的漏极，pmos管pm7的源极接电源电压vdd_5v,pmos管pm7的栅极接pmos管pm6的栅极，pmos管pm6的源极接电源电压vdd_5v,pmos管pm6的漏极接电阻r9，电阻r9一端接至nmos管nm5的漏极，nmos管nm5的源极接地，nmos管nm5的栅极接齐纳二极管zd2的阴极。“vdd_5v&logic“模块输入为h_pdown信号，“vdd_5v&logic“模块输出为h_pshut、vdd_5v信号，“vdd_5v&logic“电源为vcc信号。
32.启动电路由pmos管pm1,pmos管pm2,pmos管pm3,pmos管pm4,nmos管nm1，nmos管nm2，nmos管nm3，电阻r3，三极管q1，三极管q2，齐纳二极管zd1组成。nmos管nm1栅极接禁能信号xen，nmos管nm1源极通过电阻r3接地，nmos管nm1的漏极接pmos管pm2，pmos管pm2栅漏极短接，源极接pmos管pm1管的源极，pmos管pm1的栅极接pmos管的栅极，pmos管pm1的漏极接nmos管nm2的漏极，nmos的源极接地，nmos管nm2的栅漏极短接接至nmos管nm3的栅极，nmos管nm3的漏极接齐纳二极管zd2的阳极，齐纳二极管zd2的阴极接地，齐纳二极管zd1的阳极接nmos管nm3的漏极，齐纳二极管zd2的阴极接三极管q2的发射极，三极管q2基极集电极短接接至三极管q1的发射极，三极管q1基极集电极短接接至pmos管pm4的漏极，pmos管pm4的栅极接至pmos管pm3的栅极，pmos管pm3的漏极接nmos管nm4的漏极，pmos管pm3的源极接至pmos管pm1、pmos管pm2、pmos管pm4源极。
33.en/xen为一对反相位信号。电源电压上升时，当en信号为高时，xen为低，nmos管nm1关断。此时pmos管pm2/nmos管nm1/电阻r3支路断路，该支路无电流产生，那么pmos管pm2关断，有镜像管pmos管pm3关断。由于en为高，nmos管nm4导通，故nmos管nm4将l1支路拉低至gnd。因为l1连接至功率管nmos管nm6的栅端，故nmos管nm6也关断，此时自偏置ldo电路关断。
34.由于nmos管nm6关断,vcc电压被电阻r4/电阻r5拉至gnd。也导致内部低电源电压模块vdd_5v为地电位。所以有nmos管nm7的栅端被电阻r10拉至gnd，使得nmos管nm7关断，那么pmos管pm5功率管关断。
35.以上在en信号为高时，整个电路处于禁能状态，不产生任何有效信号。
36.en为低时，电路进入使能状态。
37.随着母线电压vin上升，xen为高，nmos管nm1导通。此时pmos管pm2/nmos管nm1/电阻r3支路导通，该支路有电流产生，pmos管pm2导通，pmos管pm3镜像管导通。en为低，nmos管nm4关断。pmos管pm3管将l1拉高。此时l1支路的三极管q3管关断，由于l1支路无电流流过，故从vin到功率管nmos管nm6的栅端并未有压降产生，此时nmos管nm6栅端电压等于vin电压。由于nmos管nm6和电阻r4、电阻r5组成源极跟随器，故vcc跟随vin升高而升高，但vcc会比vin小一个阈值电压。同时，vdd_5v跟随vcc上升而上升。
38.由于pmos管pm1镜像pmos管pm2支路电流，同样nmos管nm3镜像nmos管nm2，使得nmos管nm3导通。由于此时vin电压小于齐纳二极管的稳压电压5.8v，故nmos管nm3的漏端被
拉至gnd，使得nmos管nm5关断。那么nmos管nm5漏端电位h_pdown由nmos管nm8/电阻r8/电阻r9/pmos管pm6支路决定。
39.因为此时en为低，nmos管nm8关断。nmos管nm8/电阻r8/电阻r9/pmos管pm6支路断路，h_pdown被拉至vdd_5v电位，也即为高。h_pdown经过
‘
vdd_5v&logic’模块逻辑运算，得到反相位的h_pshut信号，为低电位。此时h_pshut控制的pmos管pm6和pmos管pm7导通，pmos管pm6使得h_pdown被拉高过程加速。pmos管pm7导通，pmos管pm7/电阻r10支路产生电流，电阻r10的两端电压差变大，当该电压大于mos管的启动阈值电压时，nmos管nm7导通，旁路电路开始工作。
40.随着nmos管nm7导通，电阻r6/电阻r7支路有电流产生，电阻r6两端电压大于mos管阈值电压时，pmos管pm5导通。pmos管pm5导通后，由于其导通阻抗电阻rds很小，将vcc拉至几乎等于vin电压，并将nmos管nm6管关断。此时内部功能模块的电源供电由pmos管pm7管产生。随着vin电压进一步升高，电阻r6两端电压变大，pmos管pm7的导通能力更强。当电阻r6两端电压大于齐纳二极管时，电阻r6两端电压被钳位在齐纳二极管稳压电压，保护pmos管pm7栅源不被击穿。同时vdd_5v进一步升高至稳定的5v电压。
41.随着vin进一步升高，vin电压大于齐纳二极管稳压电压和两个vbe时(此时vin电压即为自偏置ldo的稳定工作阈值电压)，nmos管nm3/齐纳二极管zd1/三极管q1/三极管q2/pmos管pm4支路开始导通。由于pmos管pm4镜像pmos管pm2电流大于nmos管nm3通过pmos管pm1和nmos管nm2的镜像电流，nmos管nm3漏端和nmos管nm5栅端电压将被拉高，h_pdown被拉低。
42.h_pdown拉低后，经过
‘
vdd_5v&logic’逻辑运算，h_pshut信号变为高。此时pmos管pm6/pmos管pm7关断，电阻r10将nmos管nm7的栅端电压拉至gnd，nmos管nm7关断。电阻r6/电阻r7支路无电流产生，功率管pmos管pm5栅端电压被拉至vin，pmos管pm5关断。同时功率管nmos管nm6开始导通。
43.nmos管nm6开始导通后，由nmos管nm6/电阻r4/电阻r5的源跟随器和三极管q3/齐纳二极管zd3/电阻r2/pmos管pm3/电阻r1的共源极电路共同组成的自偏置ldo开始工作，其中与电阻r4并联的c1提供左半平面零点，提高该ldo的相位裕度。由于此时三极管q3/齐纳二极管zd3导通，故电阻r2有电流流过并产生电压降。而vin电压大于齐纳二极管稳压电压和两个vbe，比三极管q3/齐纳二极管zd3大一个vbe电压，加之电阻r2压降，故有自偏置ldo稳定工作时设定的vcc值会比pmos管pm5导通时的旁路之路产生的vcc电压小，那么vcc会由ldo工作后电压回落至其设定电压值。
44.母线电压vin掉电过程与上述过程相反，由于
‘
vdd_5v&logic’内部含有施密特触发器，在vin掉电过程中，可使得pmos管pm5在更低电压工作。
45.以上过程就完成了母线电压上升过程中，旁路电路在母线电压很小先开启，当电压上升至自偏置ldo工作阈值后，旁路电路关断，ldo开始工作，为内部电路产生稳定电源偏执。母线电压可以继续上升可到60v以上。母线电压下降时工作原理相同。
46.该电路使得母线电压可在低至3v时工作。这样就拓展了母线电压的应用范围，使得芯片更宽的电源范围内得以使用。
47.附图2为旁路电路随电源电压工作的特性曲线。
48.本发明通过采用旁路电路使得ldo建立之前为其他模块提供偏置的电压源电路，
拓展了高母线电压应用范围时对最低母线电源电压的限制，通常高母线电压60v-100v应用时其电路最低启动电压必然会增大，大约10v左右，而本发明使得母线电压可在高达60v应用，通过采用旁路电路使得电路也可在母线电压低至3v应用，极大的拓展了母线电压的低压范围值。
49.以上所述的实施例仅是对本发明优选方式进行的描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。