技术特征：
1.低emi高频buck控制器电路，包括反馈电压检测电路(1)、第一电流检测电路(2)、第二电流检测电路(3)、综合补偿电路(4)、输入高压检测电路(5)、补偿比较器电路(6)、控制逻辑电路(7)、输出软启动电路(8)、低emi振荡器电路(9)、高侧输出驱动电路(10)和低侧输出驱动电路(11)；其特征是，所述反馈电压检测电路(1)用于检测开关电源输出经分压后的反馈电压fb，并产生检测信号vf；所述第一电流检测电路(2)用于检测开关电源输出电流信号csp，并产生检测信号vcs2；所述第二电流检测电路(3)用于同时检测开关电源输出电流信号csp和csn，并结合检测信号vcs2产生检测信号vcs1；所述输入高压检测电路(5)用于检测输入高压vin的变化，并产生可调整的参考电压vadj1和vadj2；所述综合补偿电路(4)根据开关电源输出经分压后的反馈电压fb、检测信号vcs1和参考电压vadj1的大小和变化情况，产生电流补偿信号vcom；补偿比较器电路(6)对电流补偿信号vcom和参考电压vadj2进行比较，得到补偿输出信号dcom；控制逻辑电路(7)产生控制信号ctr1～ctr7分别用于控制反馈电压检测电路(1)、第一电流检测电路(2)、第二电流检测电路(3)、综合补偿电路(4)、输入高压检测电路(5)、补偿比较器电路(6)和输出软启动电路(8)的工作状态，并根据检测信号vf、检测信号vcs2和补偿输出信号dcom，综合处理产生脉冲驱动信号dh和脉冲驱动信号dl；高侧输出驱动电路(10)用于将脉冲驱动信号dh进行电流和电压放大，输出有大电流驱动能力的开关控制信号hg；低侧输出驱动电路(11)用于将脉冲驱动信号dl进行电流和电压放大，输出有大电流驱动能力的信号lg；输出软启动电路(8)根据脉冲驱动信号dh的状态，对高侧输出栅压bst提供软启动保护；低emi振荡器电路(9)用于给芯片所有其他电路提供高频时钟信号；反馈电压检测电路(1)的输入端连接反馈电压fb、控制信号ctr1，反馈电压检测电路(1)的输出检测信号vf连接控制逻辑电路(7)的输入端，第一电流检测电路(2)的输入端连接开关电源输出电流信号csp、控制信号ctr2，第一电流检测电路(2)的输出检测信号vcs2连接控制逻辑电路(7)的输入端和第二电流检测电路(3)的输入端，第二电流检测电路(3)的输入端还连接开关电源输出电流信号csp和csn、反馈电压fb、控制信号ctr3，第二电流检测电路(3)的输出检测信号vcs1连接综合补偿电路(4)的输入端，输入高压检测电路(5)的输入端连接输入高压vin和控制信号ctr5，输入高压检测电路(5)输出的参考电压vadj1连接到综合补偿电路(4)的输入端，输入高压检测电路(5)输出的参考电压vadj2连接到补偿比较器电路(6)的输入端；综合补偿电路(4)的输入端还连接反馈电压fb、控制信号ctr4，综合补偿电路(4)的输出电流补偿信号vcom连接补偿比较器电路(6)的输入端，补偿比较器电路(6)的输入端还连接控制信号ctr6，控制逻辑电路(7)的输出驱动信号dh连接高侧输出驱动电路(10)的输入端和输出软启动电路(8)的输入端，控制逻辑电路(7)的输出脉冲驱动信号dl连接低侧输出驱动电路(11)的输入端；输出软启动电路(8)的输入端还连接高侧输出栅压bst和控制信号ctr7；高侧输出驱动电路(10)还连接bst引脚和sw引脚，低侧输出驱动电路(11)连接gnd引脚。2.根据权利要求1所述的低emi高频buck控制器电路，其特征是，芯片上电之后，所述控制逻辑电路(7)最先工作，然后按照先后次序分别输出控制信号ctr1～ctr7；控制逻辑电路(7)输出控制信号ctr1～ctr7的先后优先次序为：首先，同时输出控制信号ctr3、ctr4、ctr6、ctr7，分别控制第二电流检测电路(3)、综合补偿电路(4)、补偿比较器电路(6)和输出软启动电路(8)开始工作，使反馈电压fb、电流信号csp和电流信号csn形成一个简单控制环
路，并输出脉冲驱动信号dh和脉冲驱动信号dl使sw输出一个初始输出电压；然后，输出控制控制信号ctr1和控制信号ctr2，分别控制反馈电压检测电路(1)和第一电流检测电路(2)开始工作；最后，输出控制信号ctr7改变输入高压检测电路(5)的参考电压vadj1的模式，使其受输入高压vin前馈控制；此时整体buck控制器的所有控制环路开启，芯片形成多环路控制模式。3.根据权利要求2所述的低emi高频buck控制器电路，其特征是，所述控制逻辑电路(7)包括第一输入滤波电路(402)、第二输入滤波电路(401)、控制寄存器(403)、计数器(404)和综合判别控制电路(405)；高频时钟信号同时输入到第二输入滤波电路(401)、第一输入滤波电路(402)、计数器(404)和综合判别控制电路(405)；所述第二输入滤波电路(401)在高频时钟的控制下，对检测信号vf进行滤波处理，得到补偿数据dc2；所述第一输入滤波电路(402)在高频时钟的控制下，对检测信号vcs2进行滤波处理，得到补偿数据dc1；所述计数器(404)根据综合判别控制电路(405)输入的计数选择信号sel情况选择计数器(404)计数输出count，并将计数输出count输出给综合判别控制电路(405)；综合判别控制电路(405)根据输入的计数输出count、补偿数据dc2、补偿数据dc1和补偿输出信号dcom的状态，首先产生输出给控制寄存器(403)的状态控制信号set，然后综合处理产生脉冲驱动信号dh和脉冲驱动信号dl；上电后，上述电路中首先高频时钟信号同时输入到第一输入滤波电路(402)、第二输入滤波电路(401)、计数器(404)和综合判别控制电路(405)；紧接着，综合判别控制电路(405)先产生第一种状态控制信号set并输出给控制寄存器(403)，控制寄存器(403)根据第一种状态控制信号set先输出控制信号ctr3、控制信号ctr4和控制信号ctr6，同时将脉冲驱动信号dh和脉冲驱动信号dl均设置为一种固定频率的方波脉冲；经过一段延时时间td1，待补偿输出信号dcom由初始状态开始改变为脉冲信号时，综合判别控制电路(405)将会解锁脉冲驱动信号dh和脉冲驱动信号dl，使之改为由补偿输出信号dcom控制；然后经过一段延时时间td2，综合判别控制电路(405)产生第二种状态控制信号set并输出给控制寄存器(403)，控制寄存器(403)根据第二种状态控制信号set输出控制信号ctr1和控制信号ctr2；最后再经过一段延时时间td3，综合判别控制电路(405)产生第三种状态控制信号set并输出给控制寄存器(403)，控制寄存器(403)根据第三种状态控制信号set输出控制信号ctr7，此时整体buck控制器的所有控制环路开启；上述综合判别控制电路(405)改变状态控制信号set所依据的延时时间td1、td2和td3，均由综合判别控制电路(405)通过依次提供不同的计数选择信号sel进而产生不同计数器(404)计数输出count进行控制。4.根据权利要求1所述的低emi高频buck控制器电路，其特征是，所述低emi振荡器电路(9)包括依次连接的振荡信号产生电路(50)、抖频振荡器电源产生电路(51)和时钟耦合输出电路(52)，时钟耦合输出电路(52)输出的反馈时钟ck_fb再连接抖频振荡器电源产生电路(51)的输入端；其中，抖频振荡器电源产生电路(51)根据电源电压vcc和反馈时钟ck_fb产生振荡器电源电压vcc_osc，输出到振荡信号产生电路(50)，振荡信号产生电路(50)根据振荡器电源电压vcc_osc产生参考时钟信号osc_out，输出到时钟耦合输出电路(52)，时钟耦合输出电路(52)根据电源电压vcc和时钟信号osc_out产生x路时钟ck1～ckx和反馈时钟ck_fb，x为正整数。
5.根据权利要求4所述的低emi高频buck控制器电路，其特征是，所述振荡信号产生电路(50)包括：电流源i60，pmos管m60、nmos管m61、延迟电容c60、施密特触发器s60、反相器inv60、反相器inv61、反相器inv62和输出缓冲器buf60；其中，反相器inv60、反相器inv61、反相器inv62顺序连接构成奇数级反相器链，pmos管m60和nmos管m61构成一个延迟控制反相器，pmos管m60源极连接电流源i60，pmos管m60栅极和nmos管m61栅极相连，作为延迟控制反相器的输入端，pmos管m60漏极和nmos管m61漏极相连，作为延迟控制反相器的输出端，nmos管m61源极接地；延迟控制反相器的输出端连接施密特触发器s60的输入端，并经过延迟电容c60接地，施密特触发器s60的输出端连接到所述奇数级反相器链的输入端，奇数级反相器链的输出端同时连接到输出缓冲器buf60的输入端和延迟控制反相器的输入端，输出缓冲器buf60的输出端为参考时钟信号osc_out。6.根据权利要求4所述的低emi高频buck控制器电路，其特征是，所述抖频振荡器电源产生电路(51)包括：由pmos管m701、pmos管m702、pmos管m705、pmos管m706、nmos管m708、nmos管m709、nmos管m710、电阻r71和电容c71构成的两级误差放大器，所述两级误差放大器的第一差分输入端为pmos管m705的栅极，两级误差放大器的第二差分输入端为pmos管m706的栅极，两级误差放大器的放大输出端连接pmos管m702的漏极和nmos管m710的漏极；pmos管m701漏极连接pmos管m705源极、pmos管m706源极，pmos管m705漏极连接nmos管m708漏极、nmos管m708栅极、nmos管m709栅极，pmos管m706漏极连接nmos管m709漏极、电阻r71上端、nmos管m710栅端，电阻r71下端连接电容c71上端；由pmos管m703、pmos管m711、电阻r73和电容c72构成的跟随缓冲器；所述跟随缓冲器的信号输入端为pmos管m711的栅极，连接两级误差放大器的放大输出端；跟随缓冲器的信号输出端同时连接pmos管m711源极、电阻r73下端以及经过电容c72接地电压gnd，输出振荡器电源电压vcc_osc；电阻r73上端连接pmos管m703漏极；由pmos管m700、pmos管m721、nmos管m722、电阻r721、电阻r722和电容c721构成的反馈时钟检测电路；所述反馈时钟检测电路的输入端ck_fb连接pmos管m721栅极和nmos管m722栅极；反馈时钟检测电路的输出端为时钟反馈电压vckfb，连接到电阻r721下端、电阻r722上端、pmos管m721源极和所述两级误差放大器的第一差分输入端；pmos管m721漏极和nmos管m722漏极相连，并经过电容c721接地电压gnd；电阻r721的上端连接到pmos管m700漏极；由pmos管m730、电阻r730、n个串联电阻、n个nmos管和伪随机码产生电路(70)构成的抖频参考电压产生电路；所述抖频参考电压产生电路的基准电压输入端vref为pmos管m730栅极，抖频参考电压产生电路的抖频参考电压vrdith输出端连接电阻r730的下端和n个串联电阻组成的电阻串的上端；pmos管m730漏极连接电阻r730上端，n个串联电阻中每个电阻的上端和下端分别对应连接n个nmos管的漏极和源极，n个nmos管的栅极分别连接伪随机码产生电路输出的伪随机码p1～pn；n个串联电阻组成的电阻串的最下端接地电压gnd；所述抖频参考电压产生电路的抖频参考电压vrdith输出端连接到所述两级误差放大器的第二差分输入端；以上nmos管m722源极、电容c721下端、电阻r722下端、nmos管m708源极、nmos管m709源极、电容c71下端、nmos管m710源极、pmos管m711漏极均接地电压gnd；pmos管m700栅极、pmos管m701栅极、pmos管m702栅极、pmos管m703栅极均接偏置电压；pmos管m730源极、pmos管m700源极、pmos管m701源极、pmos管m702源极、pmos管m703源极均接电源vcc；n＝2
k
，k为任
意正整数。7.根据权利要求6所述的低emi高频buck控制器电路，其特征是，所述抖频参考电压产生电路中的抖频参考电压vrdith由电阻r730和n个串联电阻组成的电阻串总电阻分压得到；n个串联电阻中任意两个电阻的阻值均不相同，且n个电阻中单个电阻阻值大小选择采用伪随机分布，即任意两个电阻之间的比值均不相同，实现抖频参考电压vrdith幅度的随机特性；所述伪随机码产生电路产生的n位伪随机码p1～pn，在任意时刻只有1位伪随机码输出高电平，其余n-1位均为低电平；并且n位伪随机码p1～pn中任意1位伪随机码输出高电平的时间长度均不相同，实现抖频参考电压vrdith时间上的随机特性。8.根据权利要求6所述的低emi高频buck控制器电路，其特征是，所述伪随机码产生电路(70)包括：延时序列产生电路(91)、伪随机编码电路(92)和二进制转温度计编码电路(93)；所述延时序列产生电路(91)产生2
k+1-1个时间延时不同的时钟信号q1～q(2
k+1-1)；所述伪随机编码电路(92)将2
k+1-1个时间延时不同的时钟信号进行随机编码转换为k位二进制数据信号d1～dk；所述二进制转温度计编码电路(93)将k位二进制数据信号d1～dk进行编码转换，得到2
k
位温度计码p1～p2
k
；2
k
位温度计码p1～p2
k
即为所述伪随机码产生电路最终输出的n位伪随机码；所述延时序列产生电路(91)内部包括2
k+1-1个级联的d触发器延时单元、一个异或门xor91和一个环形振荡器(911)；环形振荡器(911)产生一个初始时钟信号clk，2
k+1-1个级联的d触发器延时单元根据初始时钟信号clk先后产生2
k+1-1个时间延时不同的时钟信号q1～q(2
k+1-1)；最后两个时钟信号q(2
k+1-1)和q(2
k+1-2)经过异或门xor91后反馈连接到第一个d触发器延时单元的置位控制端。9.根据权利要求4所述的低emi高频buck控制器电路，其特征是，所述时钟耦合输出电路(52)包括：pmos管m101、pmos管m102、nmos管m103、nmos管m104、pmos管m105、nmos管m106、pmos管m107、nmos管m108、反相器inv101、反相器inv102、x+1个输出反相器、电容c100、电阻r100、电容c101、电阻r101、电容c102和电阻r102；其中，电容c100的左侧连接到外部输入时钟信号，电容c100的右侧连接电阻r100上端、电容c101下端和电容c102上端；电容c101上端连接电阻r101下端和pmos管m105栅极，电容c102下端连接电阻r102上端和nmos管m106栅极；电阻r101上端连接pmos管m102漏极，电阻r102下端连接nmos管m104漏极，pmos管m102栅极连接pmos管m101漏极、pmos管m101栅极、nmos管m103漏极、nmos管m103栅极和nmos管m104栅极；pmos管m105漏极连接nmos管m106漏极、pmos管m107栅极和nmos管m108栅极；pmos管m107漏极连接nmos管m108漏极，还连接到反相器inv101的输入端；反相器inv101的输出端连接到反相器inv102的输入端，反相器inv102的输出端同时连接到x+1个输出反相器的输入端；x+1个输出反相器的输出端分别提供反馈时钟信号ck_fb以及x个输出时钟信号ck1～ckx；所述电阻r100下端、nmos管m103源极、nmos管m104源极、nmos管m106源极和nmos管m108源极同时连接到地电压gnd；pmos管m101源极、pmos管m102源极、pmos管m105源极和pmos管m107源极同时连接到电源电压vcc；其中，x为任意正整数。10.根据权利要求1所述的低emi高频buck控制器电路，其特征是，所述输出软启动电路(8)包括：pmos管m111、pmos管m112、nmos管m114、nmos管m115、高压nmos管hm113、电阻r111、
电阻r112、电阻r113、电容c111、施密特触发器sch111、或非门nor111、反相器inv111、反相器inv112、反相器inv113、电阻r114、电容c112、和高压pmos管hm116；其中，pmos管m111、pmos管m112、nmos管m114、nmos管m115、高压nmos管hm113、电阻r111、电阻r112、电阻r113、电容c111和施密特触发器sch111组成的电平移位电路；所述电平移位电路的输入端为高压nmos管hm113的栅极，连接到脉冲驱动信号dh；电平移位电路的输出端为施密特触发器sch111的输出端，连接到或非门nor111的第一输入端；pmos管m111漏极连接pmos管m111栅极、电阻r111下端、高压nmos管hm113漏极、pmos管m112栅极，高压nmos管hm113源极连接电容c111上端、电阻r113上端，pmos管m112漏极连接nmos管m115漏极和施密特触发器sch111的输入端，nmos管m115栅极连接nmos管m114栅极、nmos管m114漏极、电阻r112下端；反相器inv111、反相器inv112和反相器inv113依次连接组成反相器链，反相器链的输入端连接到或非门nor111的输出端，反相器链的输出端连接到高压pmos管hm116栅极、电容c112上端和电阻r114下端；电容c111和电阻r113的下端同时连接地电压gnd；nmos管m114源极、nmos管m115源极、电容c112下端、高压pmos管hm116漏极、反相器链的接地端、或非门nor111的接地端和施密特触发器sch111的接地端都连接浮动地电压sw；电阻r111上端、pmos管m111源极、电阻r112上端、pmos管m112源极、电阻r114上端、高压pmos管hm116源极都连接高侧输出栅压bst。
技术总结
本发明涉及一种低EMI高频buck控制器电路，包括反馈电压检测电路、第一电流检测电路、第二电流检测电路、综合补偿电路、输入高压检测电路、补偿比较器电路、控制逻辑电路、输出软启动电路、低EMI振荡器电路、高侧输出驱动电路和低侧输出驱动电路。本发明为限制频率提高而引起的环路稳定性问题，提供了多个反馈控制环路，从而提高Buck控制器的反馈控制精度和环路稳定性。本发明为减小频率提高而引起的EMI干扰增大的问题，一方面提供了一种低EMI振荡器电路，采用抖频时钟对环路和输出驱动开关信号进行控制；另外提供了输出软启动电路减小输出开关控制信号HG上升沿和下降沿可能出现的尖峰干扰。本发明可应用于各类高频开关电源系统中。中。中。
技术研发人员：吴殿升 史春杰 邹勇 杨勇 袁波
受保护的技术使用者：无锡格兰德微电子科技有限公司
技术研发日：2022.07.29
技术公布日：2022/9/30