马达驱动电路、马达系统及电气设备的制作方法

1.本说明书中所公开的发明涉及一种马达驱动电路、马达系统及电气设备。


背景技术：

2.一直以来，使用桥接输出级来生成马达的驱动电流的马达驱动电路被用于各式各样的应用程序。作为设置在马达驱动电路中的桥接输出级，包括了h桥输出级、三相桥接输出级等。
3.[背景技术文献]
[0004]
[专利文献]
[0005]
[专利文献1]日本专利特开2017-189066号公报


技术实现要素：

[0006]
[发明要解决的问题]
[0007]
常见的马达驱动电路中，当进行电流断开动作，也就是使流动于马达的激磁线圈的驱动电流从接通状态切换为断开状态时，存在意外产生闩锁效应的顾虑。
[0008]
专利文献1的第[0076]段落中，作为通过布局上的研究设计而消除闩锁效应的对策，例示有：(i)扩大第1相高边晶体管和第2相低边晶体管的元件间距离的布局；(ii)在第1相高边晶体管和第2相低边晶体管之间埋设元件分离部的布局；(iii)形成被施加了电源电压的n型阱和被施加了接地电压的p型阱而使第2相低边晶体管变为浮式结构的布局。然而，所述(i)～(iii)的消除闩锁效应的对策中，存在导致安装面积增大的缺点。
[0009]
本说明书中所公开的马达驱动电路具备第1相半桥电路、及第2相半桥电路。所述第1相半桥电路具备：第1相高边fet(field effect transistor，场效应晶体管)，构成为第1端被施加第1电压；及第1相低边fet，构成为第1端连接有所述第1相高边fet的第2端，且第2端被施加低于所述第1电压的第2电压。所述第2相半桥电路具备：第2相高边fet，构成为第1端被施加所述第1电压；及第2相低边fet，构成为第1端连接有所述第2相高边fet的第2端，且第2端被施加所述第2电压。在所述第1相高边fet和所述第2相低边fet之间，配置了所述第1相低边fet或所述第2相高边fet。在所述第1相低边fet和所述第2相高边fet之间，配置了所述第2相低边fet或所述第1相高边fet。
[0010]
本说明书中所公开的马达系统具备：马达、及构成为驱动所述马达的所述构成的马达驱动电路。
[0011]
本说明书中所公开的电气设备具备所述构成的马达系统。
[0012]
[发明效果]
[0013]
根据本说明书中所公开的马达驱动电路、马达系统及电气设备，通过布局上的研究设计，既能抑制安装面积的增大，又能在电流断开动作时抑制产生闩锁效应。
附图说明
[0014]
图1是表示第1实施方式的马达驱动电路的构成的图。
[0015]
图2是表示n沟道型fet及p沟道型fet的纵向结构的图。
[0016]
图3是表示包含寄生pnp晶体管q1及寄生npn晶体管q2的闸流体的图。
[0017]
图4是表示p沟道型fet及n沟道型fet的第1布局例的图。
[0018]
图5是表示第1布局例中的配线图案的一例的图。
[0019]
图6是表示第1布局例中的配线图案的另一例的图。
[0020]
图7是表示p沟道型fet及n沟道型fet的第2布局例的图。
[0021]
图8是表示p沟道型fet及n沟道型fet的第3布局例的图。
[0022]
图9是表示p沟道型fet及n沟道型fet的第4布局例的图。
[0023]
图10是表示第2实施方式的马达驱动电路的构成的图。
[0024]
图11是表示n沟道型fet的纵向结构的图。
[0025]
图12是马达系统的框图。
[0026]
图13是打印机的外观立体图。
[0027]
图14是表示变化例的马达驱动电路的构成的图。
[0028]
图15是表示p沟道型fet及n沟道型fet的布局例的图。
具体实施方式
[0029]
＜第1实施方式＞
[0030]
图1是表示第1实施方式的马达驱动电路10(以下，称为“马达驱动电路10”)的构成的图。
[0031]
马达驱动电路10具备第1相半桥电路hb1、及第2相半桥电路hb2。
[0032]
第1相半桥电路hb1具备p沟道型fet(field effect transistor，场效应晶体管)1、及n沟道型fet2。p沟道型fet1是第1相高边fet，n沟道型fet2是第1相低边fet。
[0033]
p沟道型fet1的源极及背栅被施加电源电压vcc。
[0034]
n沟道型fet2的漏极与p沟道型fet1的漏极连接。n沟道型fet2的源极及背栅被施加接地电压。接地电压是低于电源电压vcc的电压。
[0035]
在p沟道型fet1中形成了寄生二极管d1。寄生二极管d1的阳极与p沟道型fet1的漏极连接，寄生二极管d1的阴极与p沟道型fet1的源极及背栅连接。在n沟道型fet2中形成了寄生二极管d2。寄生二极管d2的阳极与n沟道型fet1的源极及背栅连接，寄生二极管d2的阴极与n沟道型fet1的漏极连接。
[0036]
第2相半桥电路hb2具备p沟道型fet3、及n沟道型fet4。p沟道型fet3是第2相高边fet，n沟道型fet4是第2相低边fet。
[0037]
p沟道型fet3的源极及背栅被施加电源电压vcc。
[0038]
n沟道型fet4的漏极连接有p沟道型fet3的漏极。n沟道型fet4的源极及背栅被施加接地电压。
[0039]
在p沟道型fet3中形成了寄生二极管d3。寄生二极管d3的阳极与p沟道型fet3的漏极连接，寄生二极管d3的阴极与p沟道型fet3的源极及背栅连接。在n沟道型fet4中形成了寄生二极管d4。寄生二极管d4的阳极与n沟道型fet4的源极及背栅连接，寄生二极管d4的阴
极与n沟道型fet4的漏极连接。
[0040]
连接节点n1是p沟道型fet1的漏极和n沟道型fet2的漏极的连接节点。连接节点n2是p沟道型fet3的漏极和n沟道型fet4的漏极的连接节点。在连接节点n1和连接节点n2之间设置了步进马达20。更加详细来说，步进马达20具备第1激磁线圈、及第2激磁线圈，第1激磁线圈的第1端与连接节点n1连接，第1激磁线圈的第2端与连接节点n2连接。
[0041]
当p沟道型fet1及n沟道型fet4接通，p沟道型fet3及n沟道型fet2断开时，驱动电流沿从连接节点n1朝向连接节点n2的方向在第1激磁线圈中流动。如果由该状态，使p沟道型fet1及fet3、以及n沟道型fet2及n沟道型fet4断开，那么第1激磁线圈中，驱动电流将继续沿之前的流动方向流动。因此，驱动电流如图1中的虚线箭头所示那样，在从接地的施加端起经过寄生二极管d2、第1激磁线圈、寄生二极管d3到达电源电压vcc的施加端的电流路径中流动。
[0042]
图2是表示n沟道型fet2及p沟道型fet3的纵向结构的图。此外，图2中图示出了与寄生二极管及寄生晶体管相关的部分，而与寄生二极管及寄生晶体管无关的部分的图示则予以省略。
[0043]
n沟道型fet2及p沟道型fet3形成在p型半导体衬底s1上。高浓度p型区域r1也形成在p型半导体衬底s1上。高浓度p型区域r1是接地电压的施加端。
[0044]
n沟道型fet2包含n型区域21、p型区域22、高浓度p型区域23、及高浓度n型区域24。高浓度p型区域23是n沟道型fet2的背栅，高浓度n型区域24是n沟道型fet2的漏极。
[0045]
p沟道型fet3包含n型区域31、p型区域32、高浓度p型区域33、及高浓度n型区域34。高浓度p型区域33是p沟道型fet3的漏极，高浓度n型区域34是p沟道型fet3的背栅。
[0046]
通过p型半导体衬底s1及p型区域22和n型区域21形成了寄生二极管d2，通过p型区域32及n型区域31形成了寄生二极管d3。另外，通过p型区域32、n型区域31、及p型半导体衬底s1形成了寄生pnp晶体管q1，通过n型区域31、p型半导体衬底s1、及n型区域21形成了寄生npn晶体管q2。
[0047]
图1中虚线箭头所表示的驱动电流一旦流动，图2中虚线箭头所表示的电流就会流动。也就是说，当图1中虚线箭头所表示的驱动电流流动时，寄生pnp晶体管q1及寄生npn晶体管q2中也有电流流动。寄生pnp晶体管q1及寄生npn晶体管q2如图3所示那样构成了闸流体。因此，在寄生pnp晶体管q1及寄生npn晶体管q2的增益较高的情况下，当进行电流断开动作时，包含寄生pnp晶体管q1及寄生npn晶体管q2的闸流体接通，导致发生闩锁效应。
[0048]
另一方面，当p沟道型fet1及n沟道型fet4断开，p沟道型fet3及n沟道型fet2接通时，驱动电流沿从连接节点n2朝向连接节点n1的方向在第1激磁线圈中流动。如果由该状态，使p沟道型fet1及fet3、以及n沟道型fet2及n沟道型fet4断开，那么第1激磁线圈中，驱动电流将继续沿之前的流动方向流动。因此，驱动电流在从接地的施加端起经过寄生二极管d4、第1激磁线圈、寄生二极管d1到达电源电压vcc的施加端的电流路径中流动。
[0049]
因此，p沟道型fet1及n沟道型fet4也与所述n沟道型fet2及p沟道型fet3同样，在寄生晶体管的增益较高的情况下，会导致产生闩锁效应。
[0050]
此外，马达驱动电路10除了具备用于使驱动电流在步进马达20的第1激磁线圈中流动的h桥(第1相半桥电路hb1及第2相半桥电路hb2)以外，还具备用于使驱动电流在步进马达20的第2激磁线圈中流动的h桥。
[0051]
用于使驱动电流在步进马达20的第2激磁线圈中流动的h桥的构成与用于使驱动电流在步进马达20的第1激磁线圈中流动的h桥相同。另外，下述的各布局例只要也适用于用来使驱动电流在步进马达20的第2激磁线圈中流动的h桥即可。
[0052]
＜第1布局例＞
[0053]
图4是表示p沟道型fet1及3、以及n沟道型fet2及4的第1布局例的图。图4是安装有马达驱动电路10的半导体芯片的主要部分的俯视图。
[0054]
第1布局例中，在作为第1相低边fet的n沟道型fet2和作为第2相高边fet的p沟道型fet3之间，配置了第2相低边fet4。这样一来，在不设置如专利文献1那样的无效空间的情况下，能够减少图2所示的寄生pnp晶体管q1及寄生npn晶体管q2的增益。
[0055]
第1布局例中，在作为第1相高边fet的p沟道型fet1和作为第2相低边fet的n沟道型fet4之间，配置了作为第1相低边fet的n沟道型fet2。这样一来，在不设置如专利文献1那样的无效空间的情况下，能够减少寄生晶体管的增益。
[0056]
因此，根据第1布局例，既能抑制安装面积的增大，又能在电流断开动作时抑制产生闩锁效应。
[0057]
另外，根据第1布局例及下述的第4布局，由于不同于下述的第2～第3布局例，作为第1相高边fet的p沟道型fet1和作为第1相低边fet的n沟道型fet2相邻，因此不再需要引绕使p沟道型fet1的漏极和n沟道型fet2的漏极连接的配线图案。同样地，根据第1布局例及下述的第4布局，由于不同于下述的第2～第3布局例，作为第2相高边fet的p沟道型fet3和作为第2相低边fet的n沟道型fet4相邻，因此不再需要引绕使p沟道型fet3的漏极和n沟道型fet4连接的漏极的配线图案。
[0058]
此外，p沟道型fet1及3、以及n沟道型fet2及4的各者中，关于p沟道型fet1及3、以及n沟道型fet2及4的排列方向(x方向)上的长度w1，较理想的是短于与x方向、和形成有p沟道型fet1及3、以及n沟道型fet2及4的基材(本实施方式中为p型半导体衬底s1)的厚度方向呈直角的方向(y方向)上的长度l1。这样一来，能够抑制p沟道型fet1及3、以及n沟道型fet2及4的安装区域在x方向上变得极为细长。p沟道型fet1及3、以及n沟道型fet2及4各自的长度w1可都相同，也可以至少一个长度与其它有所不同。另外，p沟道型fet1及3、以及n沟道型fet2及4各自的长度l1可都相同，也可以至少一个长度与其它有所不同。此外，所述基材的厚度方向例如能够定义为与形成在基材中的杂质区域(p型区域、n型区域)从基材的外部露出的面垂直的方向。
[0059]
图5是表示第1布局例中的配线图案的一例的图。图6是表示第1布局例中的配线图案的另一例的图。
[0060]
第1导电体部c1与p沟道型fet1的源极1a及p沟道型fet3的源极3a连接。第1导电体部c1虽分开为与p沟道型fet1的源极1a连接的第1区域、和与p沟道型fet3的源极3a连接的第2区域，但该第1区域和该第2区域通过连结配线图案(未图示)彼此电连接。该连结配线图案例如位于比第1区域及第2区域更加靠近y方向的一侧或比第1区域及第2区域更加靠近y方向的另一侧的位置，且沿着x方向延伸。第2导电体部c2与p沟道型fet1的漏极1b及n沟道型fet2的漏极2a连接。第3导电体部c3与n沟道型fet2的源极2b及n沟道型fet4的源极4b连接。第4导电体部c4与p沟道型fet3的漏极3b及n沟道型fet4的漏极4a连接。
[0061]
图5所示的例子中，从与p沟道型fet1及3、以及n沟道型fet2及4的排列方向(x方
向)、和形成有p沟道型fet1及3、以及n沟道型fet2及4的基材(本实施方式中为p型半导体衬底s1)的厚度方向呈直角的方向(y方向)观察时，第1～第4导电体部c1～c4不重叠。根据该配线图案，容易沿着x方向配置各fet的源极、漏极。
[0062]
图6所示的例子中，从所述y方向观察时，第2导电体部c2与第1导电体部c1及第3导电体部c3重叠，第4导电体部c4与第1导电体部c1及第3导电体部c3重叠，第2导电体部c2及第4导电体部c4彼此不重叠。根据该配线图案，容易沿着y方向配置各fet的源极、漏极。
[0063]
＜第2～第4布局例＞
[0064]
图7～图9是表示p沟道型fet1及3、以及n沟道型fet2及4的第2～第4布局例的图。
[0065]
图7所示的第2布局例中，在作为第1相高边fet的p沟道型fet1和作为第2相低边fet的n沟道型fet4之间，配置了作为第2相高边fet的p沟道型fet3。
[0066]
另外，在作为第1相低边fet的n沟道型fet2和作为第2相高边fet的p沟道型fet3之间，配置了作为第2相低边fet的n沟道型fet4。
[0067]
根据第2布局例，与第1布局例同样地，既能抑制安装面积的增大，又能在电流断开动作时抑制产生闩锁效应。
[0068]
图8所示的第3布局例中，在作为第1相高边fet的p沟道型fet1和作为第2相低边fet的n沟道型fet4之间，配置了作为第1相低边fet的n沟道型fet2。
[0069]
另外，图8所示的第3布局例中，在作为第1相低边fet的n沟道型fet2和作为第2相高边fet的p沟道型fet3之间，配置了作为第1相高边fet的p沟道型fet1。
[0070]
根据第3布局例，与第1布局例同样地，既能抑制安装面积的增大，又能在电流断开动作时抑制产生闩锁效应。
[0071]
图9所示的第4布局例中，在作为第1相高边fet的p沟道型fet1和作为第2相低边fet的n沟道型fet4之间，配置了作为第2相高边fet的p沟道型fet3。
[0072]
另外，图9所示的第4布局例中，在作为第1相低边fet的n沟道型fet2和作为第2相高边fet的p沟道型fet3之间，配置了作为第1相高边fet的p沟道型fet1。
[0073]
根据第4布局例，与第1布局例同样地，既能抑制安装面积的增大，又能在电流断开动作时抑制产生闩锁效应。
[0074]
＜第2实施方式＞
[0075]
图10是表示第2实施方式的马达驱动电路10’(以下，称为“马达驱动电路10
’”
)的构成的图。
[0076]
马达驱动电路10’中，与马达驱动电路10的不同点在于，使用n沟道型fet1’作为第1相高边fet，且使用n沟道型fet3’作为第2相高边fet，除此以外的方面与马达驱动电路10相同。
[0077]
图11是表示n沟道型fet2及3’的纵向结构的图。此外，图11中图示出了与寄生二极管及寄生晶体管相关的部分，而与寄生二极管及寄生晶体管无关的部分的图示则予以省略。
[0078]
由于马达驱动电路10’中也形成了与马达驱动电路10相同的寄生晶体管，因此通过与马达驱动电路10相同的各fet的布局，既能抑制安装面积的增大，又能在电流断开动作时抑制产生闩锁效应。
[0079]
＜马达系统＞
[0080]
图12是马达系统的框图。图12所示的马达系统100具备：步进马达20；马达驱动电路10，构成为驱动步进马达20；及控制部30，构成为控制马达驱动电路10内的各fet的开关(switching)。此外，当然也可以使用马达驱动电路10’来代替马达驱动电路10。
[0081]
＜电气设备＞
[0082]
所述马达系统100例如内置在图13所示的打印机200中，用作送纸机构的一部分。此外，所述马达系统100当然也可以搭载在除了打印机以外的电气设备中。
[0083]
＜注意点＞
[0084]
本发明的构成除了所述实施方式以外，还能够在不脱离发明主旨的范围内添加各种变更。应认为所述实施方式在所有方面均为例示，并不具有限制性，且应理解本发明的技术性范围并不是由所述实施方式表示，而是由权利要求书来表示，包含了与权利要求书均等的含义及范围内所属的所有变更。
[0085]
所述实施方式中，马达驱动电路驱动具备第1激磁线圈及第2激磁线圈的步进马达，但马达驱动电路也可以驱动除了步进马达以外的马达。
[0086]
图14所示的变化例的马达驱动电路10”驱动三相无刷马达40。变化例的马达驱动电路10”除了具备第1相半桥电路hb1及第2相半桥电路hb2以外，还具备第3相半桥电路hb3。第3相半桥电路hb3具备p沟道型fet5、及n沟道型fet6。p沟道型fet5是第3相高边fet，n沟道型fet6是第3相低边fet。
[0087]
在p沟道型fet5中形成了寄生二极管d5。在n沟道型fet6中形成了寄生二极管d6。
[0088]
变化例的马达驱动电路10”中，例如图15所示那样，第1相高边fet、第1相低边fet、第2相高边fet、及第2相低边fet是与所述第1布局例相同的配置，进一步来说，只要在作为第2相高边fet的p沟道型fet3和作为第3相低边fet的n沟道型fet6之间配置作为第3相高边fet的p沟道型fet5即可。
[0089]
以上所说明的马达驱动电路(10、10’、10”)是如下述的构成(第1构成)，即具备第1相半桥电路(hb1)、及第2相半桥电路(hb2)；所述第1相半桥电路具备：第1相高边fet(1、1’)，构成为第1端被施加第1电压；及第1相低边fet(2)，构成为第1端连接有所述第1相高边fet的第2端，且第2端被施加低于所述第1电压的第2电压；所述第2相半桥电路具备：第2相高边fet(3、3’)，构成为第1端被施加所述第1电压；及第2相低边fet(4)，构成为第1端连接有所述第2相高边fet的第2端，且第2端被施加所述第2电压；在所述第1相高边fet和所述第2相低边fet之间，配置了所述第1相低边fet或所述第2相高边fet；在所述第1相低边fet和所述第2相高边fet之间，配置了所述第2相低边fet或所述第1相高边fet。
[0090]
所述第1构成的马达驱动电路中，既能抑制安装面积的增大，又能在电流断开动作时抑制产生闩锁效应。
[0091]
所述第1构成的马达驱动电路也可以是如下述的构成(第2构成)，即，在所述第1相高边fet和所述第2相低边fet之间配置了所述第1相低边fet。
[0092]
所述第2构成的马达驱动电路中，不再需要引绕使第1相高边fet的漏极和第1相低边fet的漏极连接的配线图案，且不再需要引绕使第2相高边fet的漏极和第2相低边fet的漏极连接的配线图案。
[0093]
所述第2构成的马达驱动电路也可以是如下述的构成(第3构成)，即具备：第1导电体部，构成为与所述第1相高边fet的第1端及所述第2相高边fet的第1端连接；第2导电体
部，构成为与所述第1相高边fet的第2端及所述第1相低边fet的第1端连接；第3导电体部，构成为与所述第1相低边fet的第2端及所述第2相低边fet的第2端连接；及第4导电体部，构成为与所述第2相高边fet的第2端及所述第2相低边fet的第1端连接；从与所述第1相高边fet、所述第1相低边fet、所述第2相低边fet、及所述第2相高边fet的排列方向、和形成有所述第1相高边fet、所述第1相低边fet、所述第2相低边fet、及所述第2相高边fet的基材的厚度方向呈直角的方向观察时，所述第1导电体部、所述第2导电体部、所述第3导电体部、及所述第4导电体部不重叠。
[0094]
所述第3构成的马达驱动电路中，容易沿着各fet的排列方向配置各fet的第1端、第2端。
[0095]
所述第2构成的马达驱动电路也可以是如下述的构成(第4构成)，即具备：第1导电体部，构成为与所述第1相高边fet的第1端及所述第2相高边fet的第1端连接；第2导电体部，构成为与所述第1相高边fet的第2端及所述第1相低边fet的第1端连接；第3导电体部，构成为与所述第1相低边fet的第2端及所述第2相低边fet的第2端连接；及第4导电体部，构成为与所述第2相高边fet的第2端及所述第2相低边fet的第1端连接；当从与所述第1相高边fet、所述第1相低边fet、所述第2相低边fet、及所述第2相高边fet的排列方向、和形成有所述第1相高边fet、所述第1相低边fet、所述第2相低边fet、及所述第2相高边fet的基材的厚度方向呈直角的方向观察时，所述第2导电体部与所述第1导电体部及所述第3导电体部重叠，所述第4导电体部与所述第1导电体部及所述第3导电体部重叠，所述第2导电体部及所述第4导电体部彼此不重叠。
[0096]
所述第4构成的马达驱动电路中，容易沿着与各fet的排列方向呈直角的方向配置各fet的第1端、第2端。
[0097]
所述第1～第4中任一构成的马达驱动电路也可以是如下述的构成(第5构成)，即，所述第1相高边fet、所述第1相低边fet、所述第2相高边fet、及所述第2相低边fet的各者中，所述第1相高边fet、所述第1相低边fet、所述第2相高边fet、及所述第2相低边fet的排列方向上的长度，短于与所述第1相高边fet、所述第1相低边fet、所述第2相高边fet、及所述第2相低边fet的排列方向、和形成有所述第1相高边fet、所述第1相低边fet、所述第2相高边fet、及所述第2相低边fet的基材的厚度方向呈直角的方向上的长度。
[0098]
所述第5构成的马达驱动电路中，能够抑制第1相高边fet、第1相低边fet、第2相高边fet、及第2相低边fet的安装区域在第1相高边fet、第1相低边fet、第2相高边fet、及第2相低边fet的排列方向上变得极为细长。
[0099]
以上所说明的马达系统(100)是如下述的构成(第6的构成)，即具备马达(20)、及构成为驱动所述马达的所述第1至第5中任一构成的马达驱动电路。
[0100]
所述第6构成的马达系统中，既能抑制马达驱动电路的安装面积增大，又能在电流断开动作时抑制产生闩锁效应。
[0101]
以上所说明的电气设备(200)是如下述的构成(第7构成)，即具备所述第6构成的马达系统。
[0102]
所述第7构成的电气设备中，既能抑制马达驱动电路的安装面积增大，又能在电流断开动作时抑制产生闩锁效应。
[0103]
[符号的说明]
[0104]
1,3:p沟道型fet
[0105]
1a,3a:p沟道型fet的源极
[0106]
1b,3b:p沟道型fet的漏极
[0107]
2,4,1',3':n沟道型fet
[0108]
2a,2a:n沟道型fet的漏极
[0109]
2b,2b:n沟道型fet的源极
[0110]
10:第1实施方式的马达驱动电路
[0111]
10':第2实施方式的马达驱动电路
[0112]
20:步进马达
[0113]
21,31:n型区域
[0114]
22,32:p型区域
[0115]
23,33:高浓度p型区域
[0116]
24,34:高浓度n型区域
[0117]
30:控制部
[0118]
40:三相无刷马达
[0119]
100:马达系统
[0120]
200:打印机
[0121]
c1～c4:第1～第4导电体部
[0122]
d1～d4:寄生二极管
[0123]
hb1～hb3:第1相～第3相半桥电路
[0124]
q1:寄生pnp晶体管
[0125]
q2:寄生npn晶体管
[0126]
r1:高浓度p型区域
[0127]
s1:p型半导体衬底。