变压电路及电子设备的制作方法

1.本技术属于电源技术领域，尤其涉及一种变压电路及电子设备。


背景技术：

2.三电平降压型变换器是电子设备中常用的一种变压电路，其可以将电子设备的电源端口输入的高电压转换为电池充电所需的低电压，以为电池充电。三电平降压型变换器的结构通常如图1a所示，其中，功率管q1和功率管q4分别由一对互补的驱动信号驱动，功率管q2和功率管q3分别由另一对互补的驱动信号驱动，这两对互补的驱动信号的占空比相同，相位相差180度。
3.为了使三电平降压型变换器中的各个器件始终工作在低电压状态，需要在各个功率管导通之前将飞跨电容cfly两端的电压预充至输入电压的一半左右，这样，三电平降压型变换器处于稳态时，各个功率管的两个导通端之间的电压也为输入电压的一半左右，从而使三电平降压变换器可以采用具有更低耐压性的器件，能够降低三电平降压变换器的成本。然而，由于实际应用中各个功率管的导通电阻或驱动电路的不对称性，导致飞跨电容cfly两端的电压往往会偏离输入电压的一半较远，这样不仅会使部分器件工作在更高的电压应力下，而且会导致流经输出电感lo的电流波纹增大，降低了三电平降压型变换器的电能转换效率。现有技术通常采用调节驱动信号的占空比的方式来解决该问题，然而，该方式在占空比为50%左右时的调节能力较差，还是会导致流经输出电感lo的电流波纹增大，无法有效提高三电平降压型变换器的电能转换效率。


技术实现要素：

4.有鉴于此，本技术实施例提供了一种变压电路及电子设备，以解决现有的三电平降压变压器无法在降低成本的同时，有效提高电能转换效率的技术问题。
5.第一方面，本技术实施例提供一种变压电路，包括：三电平降压单元，包括飞跨电容、输出电感以及依次串接在所述三电平降压单元的输入端与地之间的第一功率管、第二功率管、第三功率管及第四功率管，所述飞跨电容连接在所述第一功率管与所述第二功率管的共接点以及所述第三功率管与所述第四功率管的共接点之间，所述输出电感连接在所述第二功率管与所述第三功率管的共接点以及所述三电平降压单元的输出端之间；所述三电平降压单元用于在被开启后，基于第一开关驱动信号对所述输入端接收到的电压信号进行降压处理，并输出降压处理后的所述电压信号；电压调节单元，连接在所述三电平降压单元的输入端与地之间，且所述电压调节单元与所述飞跨电容连接；所述电压调节单元包括调节电容；所述电压调节单元用于在被开启后，基于第二开关驱动信号控制所述调节电容与所述飞跨电容在串联连接状态与并联连接状态之间交替切换；所述串联连接状态指所述飞跨电容与所述调节电容依次串接在所述输入端与地之间的连接状态；变压控制单元，与所述三电平降压单元和所述电压调节单元连接，所述变压控制
单元用于在所述变压电路上电时，先开启所述电压调节单元，在开启所述电压调节单元之后的第一预设时长后开启所述三电平降压单元；以及用于在所述变压电路下电时，先关闭所述三电平降压单元，在关闭所述三电平降压单元之后的第二预设时长后关闭所述电压调节单元。
6.第二方面，本技术实施例提供一种电子设备，包括电源端口、电池以及如第一方面的任一可选的实现方式所述的变压电路，所述变压电路的输入端连接所述电源接口，所述变压电路的输出端连接所述电池；所述三电平降压单元的输入端作为所述变压电路的输入端，所述三电平降压单元的输出端作为所述变压电路的输出端。
7.实施本技术实施例提供的变压电路及电子设备具有以下有益效果：本技术实施例提供的变压电路，通过为三电平降压单元配置电压调节单元和变压控制单元；其中，电压调节单元包括调节电容，且电压调节单元可以在被开启后基于第二开关驱动信号控制调节电容与飞跨电容在串联连接状态与并联连接状态之间交替切换；由于调节电容与飞跨电容串联时两者两端的电压之和为三电平降压单元的输入电压，调节电容与飞跨电容并联时两者两端的电压相等，因此电压调节单元单独工作时，可以使调节电容两端的电压与飞跨电容两端的电压均为三电平降压单元的输入电压的一半左右；如此，变压控制单元通过在变压电路上电时，先开启电压调节单元，以将飞跨电容两端的电压预充至三电平降压单元的输入端电压的一半左右，在开启电压调节单元之后的第一预设时长后再开启三电平降压单元，不仅使得三电平降压单元在被开启时其飞跨电容两端的电压已经被预充至输入电压的一半左右，而且使得在三电平降压单元的整个工作过程中，飞跨电容两端的电压始终被钳位在输入电压的一半左右；此外，变压控制单元通过在变压电路下电时，先关闭三电平降压单元，在关闭三电平降压单元之后的第二预设时长后再关闭电压调节单元，从而使得三电平降压单元在被关闭时飞跨电容两端的电压也为输入电压的一般左右。可见，该变压电路可以使三电平降压单元中的各个器件的电压应力始终保持在输入电压的一半左右，不仅减少了流经输出电感的电流的波纹，提高了三电平降压单元的电能转换效率，而且使三电平降压单元可以采用具有更低耐压性的器件，降低了变压电路的成本。
附图说明
8.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
9.图1a为传统的三电平降压变换器的结构示意图；图1b为传统的三电平降压变换器中各个功率管的驱动信号的示意图；图2为本技术实施例提供的一种变压电路的结构示意图；图3为本技术另一实施例提供的一种变压电路的结构示意图；图4为本技术实施例提供的一种变压电路的电路原理示意图；图5a为本技术实施例提供的一种变压电路中各个功率管的驱动信号在一个开关周期内的波形示意图；图5b为本技术另一实施例提供的一种变压电路中各个功率管的驱动信号在一个
开关周期内的波形示意图；图6为本技术另一实施例提供的一种变压电路的电路原理示意图；图7a为本技术又一实施例提供的一种变压电路中各个功率管的驱动信号在一个开关周期内的波形示意图；图7b为本技术又一实施例提供的一种变压电路中各个功率管的驱动信号在一个开关周期内的波形示意图；图8为本技术实施例提供的一种变压电路中各单元的工作时序图；图9为本技术实施例提供的一种电子设备的结构示意图。
具体实施方式
10.需要说明的是，本技术实施例使用的术语仅用于对本技术的具体实施例进行解释，而非旨在限定本技术。在本技术实施例的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”特征可以明示或者隐含地包括一个或者更多个该特征。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其它方式另外特别强调。
11.目前，采用可充电电池供电的电子设备越来越多，大部分电子设备采用一节电池供电，由于一节电池所需的充电电压通常较低，而电子设备充电时其电源端口从充电器从处获取到的电压通常较高，因此，电子设备中通常设置有降压型变压电路，用于将电子设备的电源端口输入的高电压转换为电池充电所需的低电压，以为电池充电。而随着快充技术在电子设备上的广泛应用，电子设备充电时可从充电器处获取到的电压越来越高，这就使降压型变压电路的输入电压越来越高，而降压型变压电路的输出电压相对较小（通常为电池所需的充电电压），从而导致降压型变压电路的输入输出电压差越来越大。对于降压型变压电路而言，其输入输出电压差越大，电能转换效率越低。
12.三电平降压变换器是一种能够提高电能转换效率的直流转直流（direct current
‑ꢀ
direct current，dc-dc）降压型变压电路。图1a示出了一种传统的三电平降压变换器的结构。如图1a所示，传统的三电平降压变换器通常包括第一功率管q1、第二功率管q2、第三功率管q3、第四功率管q4、飞跨电容cfly及输出电感l0。其中，第一功率管q1、第二功率管q2、第三功率管q3及第四功率管q4依次串接在三电平降压变换器的输入端与地之间，飞跨电容cfly的第一端连接第一功率管q1与第二功率管q2的共接点，飞跨电容cfly的第二端连接第三功率管q3与第四功率管q4的共接点，输出电感l0的第一端连接第二功率管q2与第三功率管q3的共接点，输出电感l0的第二端作为三电平降压变换器的输出端。图1b为传统的三电平降压变换器中各个功率管的驱动信号的示意图。如图1b所示，第一功率管q1和第四功率管q4分别由一对互补的驱动信号驱动，第一功率管q1为主动管，第四功率管q4为同步整流管；第二功率管q2和第三功率管q3分别由另一对互补的驱动信号驱动，第二功率管q2为主动管，第三功率管q3为同步整流管。第一功率管q1和第二功率管q2相当于两相降压型变换器的主管，两者的驱动信号的相位相差180度；同理，第三功率管q3和第四功率管q4的驱动信号的相位也相差180度。
13.三电平降压变换器处于稳定状态时，第一功率管q1的占空比与第二功率管q2的占空比均接近一致，三电平降压变换器的输出电压vout由输入电压vin、第一功率管q1（或第
二功率管q2）的占空比决定，理想状态下，第一功率管q1的占空比和第二功率管q2的占空比可以在0~100%之间变化。此外，三电平降压变换器处于稳定状态时，飞跨电容cfly两端的电压为输入电压vin的一半，且各个功率管的两个导通端之间的电压也为输入电压vin的一半，即，三电平降压变换器处于稳定状态时，加在各个器件上的电压应力仅为输入电压vin的一半，从而使三电平降压变换器可以采用具有更低耐压性的器件，进而能够降低三电平降压变换器的成本。然而，在实际应用中，三电平降压变换器上电时，飞跨电容cfly两端的电压为0，若在这种情况下启动三电平降压变换器，则会导致加在一些器件上的电压应力接近输入电压vin，这就要求各个器件具有较高的耐压性，从而导致三电平降压变换器的成本增加。
14.为了使三电平降压变换器中的各个器件始终工作在低电压状态，进而降低三电平降压变换器的成本，传统的解决方案是在各个功率管导通之前将飞跨电容cfly两端的电压预充至输入电压vin的一半左右，这样可以使三电平降压变换器在被开启时或者被开启后，各个功率管的两个导通端之间的电压也为输入电压vin的一半左右。然而，由于实际应用中各个功率管的导通电阻和/或驱动电路的不对称性，导致飞跨电容cfly两端的电压往往不会稳定在输入电压vin的一半左右，这样不仅会导致部分器件工作在更高的电压应力下，而且会导致流经输出电感l0的电流纹波增大，从而降低了三电平降压变换器的电能转换效率。现有技术通常是采用调节各个功率管的驱动信号的占空比的方式来解决电能转换效率低的技术问题，然而，该方式在占空比为50%左右时的调节能力较差，会导致两相功率管的占空比严重不对称，因此依旧会导致流经输出电感l0的电流纹波增大，无法有效提高三电平降压变换器的电能转换效率。
15.基于此，为了在降低三电平降压变换器的成本的同时，有效地提高三电平降压变换器的电能转换效率，本技术实施例首先提供一种变压电路，通过为三电平降压单元（即传统的三电平降压变换器）配置电压调节单元和变压控制单元；其中，电压调节单元包括调节电容，且电压调节单元可以在被开启后基于第二开关驱动信号控制调节电容与飞跨电容在串联连接状态与并联连接状态之间交替切换；由于调节电容与飞跨电容串联时两者两端的电压之和为三电平降压单元的输入电压，调节电容与飞跨电容并联时两者两端的电压相等，因此电压调节单元单独工作时，可以使调节电容两端的电压与飞跨电容两端的电压均为三电平降压单元的输入电压的一半左右；如此，变压控制单元通过在变压电路上电时，先开启电压调节单元，以将飞跨电容两端的电压预充至三电平降压单元的输入端电压的一半左右，在开启电压调节单元之后的第一预设时长后再开启三电平降压单元，不仅使得三电平降压单元在被开启时其飞跨电容两端的电压已经被预充至输入电压的一半左右，而且使得在三电平降压单元的整个工作过程中，飞跨电容两端的电压始终被钳位在输入电压的一半左右；此外，变压控制单元通过在变压电路下电时，先关闭三电平降压单元，在关闭三电平降压单元之后的第二预设时长后再关闭电压调节单元，从而使得三电平降压单元在被关闭时飞跨电容两端的电压也为输入电压的一般左右。可见，该变压电路可以使三电平降压单元中的各个器件的电压应力始终保持在输入电压的一半左右，不仅减少了流经输出电感的电流的波纹，提高了三电平降压单元的电能转换效率，而且使三电平降压单元可以采用具有更低耐压性的器件，降低了变压电路的成本。
16.本技术实施例提供的变压电路具体可以为dc-dc降压型变压电路。示例性的，该变
压电路可以应用在电子设备中，具体可以连接在电子设备的电源端口与电池之间，用于将电子设备的电源端口输入的高电压转换为电池充电所需的低电压，以为电池充电。请参阅图2，为本技术实施例提供的一种变压电路的结构示意图。如图2所示，该变压电路可以包括三电平降压单元21、电压调节单元22及变压控制单元23。
17.其中，三电平降压单元21的输入端作为变压电路的输入端in，三电平降压单元21的输出端作为变压电路的输出端out；变压电路用于通过其输入端in接收电压信号，并对接收到的电压信号进行降压处理，且通过其输出端out输出降压处理后的电压信号。具体地，三电平降压单元21可以包括飞跨电容cfly、输出电感lo以及依次串接在三电平降压单元21的输入端与地之间的第一功率管q1、第二功率管q2、第三功率管q3及第四功率管q4。其中，飞跨电容cfly连接在第一功率管q1与第二功率管q2的共接点以及第三功率管q3与第四功率管q4的共接点之间，输出电感lo连接在第二功率管q2与第三功率管q3的共接点以及三电平降压单元21的输出端之间。即，第一功率管q1的第一导通端作为三电平降压单元21的输入端，第一功率管q1的第二导通端连接第二功率管q2的第一导通端，第二功率管q2的第二导通端连接第三功率管q3的第一导通端，第三功率管q3的第二导通端连接第四功率管q4的第一导通端，第四功率管q4的第二导通端接地，飞跨电容cfly的第一端连接第一功率管q1与第二功率管q2的共接点（也即第一功率管q1的第二导通端），飞跨电容cfly的第二端连接第三功率管q3与第四功率管q4的共接点（也即第三功率管q3的第二导通端），输出电感lo的第一端连接第二功率管q2与第三功率管q3的共接点（也即第二功率管q2的第二导通端），输出电感lo的第二端作为三电平降压单元21的输出端。
18.三电平降压单元21用于在被开启后，基于第一开关驱动信号对三电平降压单元21的输入端接收到的电压信号进行降压处理，并通过三电平降压单元21的输出端输出降压处理后的电压信号。其中，第一开关驱动信号可以包括用于驱动第一功率管q1的第一驱动信号s1、用于驱动第二功率管q2的第二驱动信号s2、用于驱动第三功率管q3的第三驱动信号s3以及用于驱动第四功率管q4的第四驱动信号s4。需要说明的是，第一驱动信号s1和第四驱动信号s4为一对互补的驱动信号，第二驱动信号s2和第三驱动信号s3也为一对互补的驱动信号；第一驱动信号s1与第二驱动信号s2的相位差为180度，第三驱动信号s3与第四驱动信号s4的相位差也为180度。第一驱动信号s1的占空比和第二驱动信号s2的占空比可以根据变压电路的实际输出电压确定。
19.电压调节单元22连接在三电平降压单元21的输入端与地之间，且电压调节单元22与飞跨电容cfly连接。具体地，电压调节单元22可以包括调节电容cb。电压调节单元22用于在被开启后，基于第二开关驱动信号控制调节电容cb与飞跨电容cfly在串联连接状态与并联连接状态之间交替切换。其中，串联连接状态指飞跨电容cfly与调节电容cb依次串接在三电平降压单元21的输入端与地之间的连接状态。
20.在一种可能的实现方式中，如图2所示，电压调节单元22还可以包括依次串接在三电平降压单元21的输入端与地之间的第五功率管q5、第六功率管q6、第七功率管q7及第八功率管q8。即，第五功率管q5的第一导通端连接三电平降压单元21的输入端，第五功率管q5的第二导通端连接第六功率管q6的第一导通端，第六功率管q6的第二导通端连接第七功率管q7的第一导通端，第七功率管q7的第二导通端连接第八功率管q8的第一导通端，第八功率管q8的第二导通端接地。调节电容cb的第一端连接第六功率管q6与第七功率管q7的共接
点（即第六功率管q6的第二导通端），调节电容cb的第二端接地，第五功率管q5与第六功率管q6的共接点（即第五功率管q5的第二导通端）连接飞跨电容cfly的第一端，第七功率管q7与第八功率管q8的共接点（即第七功率管q7的第二导通端）连接飞跨电容cfly的第二端。当然，在其它实现方式中，电压调节单元22还可以采用其他电路结构，此处对其不做限定。
21.基于此，第二开关驱动信号可以包括用于驱动第五功率管q5的第五驱动信号s5、用于驱动第六功率管q6的第六驱动信号s6、用于驱动第七功率管q7的第七驱动信号s7以及用于驱动第八功率管q8的第八驱动信号s8。需要说明的是，电压调节单元22工作时，第五功率管q5和第七功率管q7会分别在第五驱动信号s5和第七驱动信号s7的驱动下同时导通，第六功率管q6和第八功率管q8会分别在第六驱动信号s6和第八驱动信号s8的驱动下同时导通，且第五功率管q5/第七功率管q7与第六功率管q6/第八功率管q8交替导通，第五功率管q5/第七功率管q7与第六功率管q6/第八功率管q8交替导通的时间可以相等也可以不相等。
22.变压控制单元可以23与三电平降压单元21和电压调节单元22连接。具体地，变压控制单元23可以与第一功率管q1的受控端、第二功率管q2的受控端、第三功率管q3的受控端、第四功率管q4的受控端、第五功率管q5的受控端、第六功率管q6的受控端、第七功率管q7的受控端及第八功率管q8的受控端连接。变压控制单元23用于在变压电路上电时，先开启电压调节22单元，在开启电压调节单元22之后的第一预设时长后开启三电平降压单元21；以及用于在变压电路下电时，先关闭三电平降压单元21，在关闭三电平降压单元21之后的第二预设时长后关闭电压调节单元22。
23.其中，第一预设时长可以是能够将飞跨电容cfly两端的电压预充至三电平降压单元21的输入电压vin的一半左右的时长。第一预设时长和第二预设时长均可以是预先通过实验测量得到的，此处对第一预设时长和第二预设时长的具体取值均不做特别限定。
24.需要说明的是，变压控制单元23在开启电压调节单元22时，还输出第二开关驱动信号至电压调节单元22，变压控制单元23在开启三电平降压单元21时，还输出第一开关驱动信号至三电平降压单元21。电压调节单元22被开启后，第五功率管q5和第七功率管q7分别在第五驱动信号s5和第七驱动信号s7的驱动下同时导通，此时第六功率管q6和第八功率管q8均被关断，飞跨电容cfly和调节电容cb串联连接在三电平降压单元21的输入端与地之间，因此，vin=v
cfly
+v
cb
，其中，vin为三电平降压单元21的输入电压，v
cfly
为飞跨电容cfly两端的电压，v
cb
为调节电容cb两端的电压；之后，第五功率管q5和第七功率管q7均被关断，第六功率管q6和第八功率管q8分别在第六驱动信号s6和第八驱动信号s8的驱动下同时导通，此时飞跨电容cfly和调节电容cb并联连接，v
cfly
=v
cb
；因此，电压调节单元22达到稳定状态时，飞跨电容cfly两端的电压v
cfly
与调节电容cb两端的电压v
cb
相等，均为三电平降压单元21的输入电压vin的一半。
25.在具体应用中，第一功率管q1、第二功率管q2、第三功率管q3、第四功率管q4、第五功率管q5、第六功率管q6、第七功率管q7及第八功率管q8均可以为金属-氧化物半导体场效应晶体管（metal-oxide-semiconductor field-effect transistor，mosfet）或三极管等，具体根据实际需求设置，此处对各个开关管的类型不做特别限定。示例性的，第一功率管q1、第二功率管q2、第三功率管q3、第四功率管q4、第五功率管q5、第六功率管q6、第七功率管q7及第八功率管q8均可以为n型mosfet。例如，当第一开关管q1为n型mosfet，该n型mosfet的漏极为第一开关管q1的第一导通端，该n型mosfet的源极为第一开关管q1的第二
导通端，该n型mosfet的栅极为第一开关管q1的受控端。
26.请参阅图3，为本技术另一实施例提供的一种变压电路的结构示意图。如图3所示，本实施例相对于图2对应的实施例的区别在于，本实施例中的变压控制单元23具体可以包括第一驱动控制单元231、第二驱动控制单元232、启停控制单元233及时钟同步单元234。
27.其中，第一驱动控制单元231的时钟端与第二驱动控制单元232的时钟端共接于时钟同步单元234的时钟同步端，第一驱动控制单元231还与第一功率管q1的受控端、第二功率管q2的受控端、第三功率管q3的受控端、第四功率管q4的受控端、变压电路的输出端out以及启停控制单元233的第一控制端连接，第二驱动控制单元232还与第五功率管q5的受控端、第六功率管q6的受控端、第七功率管q7的受控端、第八功率管q8的受控端及启停控制单元233的第二控制端连接。
28.具体地，时钟同步单元234用于产生时钟同步信号clk，并输出该时钟同步信号clk至第一驱动控制单元231和第二驱动控制单元232，以同步第一驱动控制单元231和第二驱动控制单元232的时钟。
29.第一驱动控制单元231用于在接收到来自启停控制单元233的第一使能信号en1，且第一使能信号en1的值为1时，生成第一开关驱动信号，并输出第一开关驱动信号至三电平降压单元21；以及用于在接收到来自启停控制单元233的第一使能信号en1，且第一使能信号en1的值为0时，停止输出第一开关驱动信号至三电平降压单元21。
30.第二驱动控制单元231用于在接收到来自启停控制单元233的第二使能信号en2，且第二使能信号en2的值为1时，生成第二开关驱动信号，并输出第二开关驱动信号至电压调节单元22；以及用于在接收到来自启停控制单元233的第二使能信号en2，且第二使能信号en2的值为0时，停止输出第二开关驱动信号至电压调节单元22。
31.启停控制单元233用于在变压电路上电时，先输出值为1的第二使能信号至第二驱动控制单元232，在输出值为1的第二使能信号之后的第一预设时长后输出值为1的第一使能信号至第一驱动控制单元231；以及用于在变压电路下电时，先输出值为0的第一使能信号至第一驱动控制单元231，在输出值为0的第一使能信号之后的第二预设时长后输出值为0的第二使能信号第二驱动控制单元232。
32.请继续参阅图3，在本技术的一个具体实施例中，第一驱动控制单元231可以包括第一驱动信号生成单元2311和第一驱动单元2312。其中，第一驱动信号生成单元2311的第一输入端作为第一驱动控制单元231的时钟端，第一驱动信号生成单元2311的第二输入端连接变压电路的输出端out，第一驱动信号生成单元2311的受控端连接启停控制单元233的第一控制端，第一驱动信号生成单元2311的第一输出端、第二输出端、第三输出端及第四输出端分别连接第一驱动单元2312的第一输入端、第二输入端、第三输入端及第四输入端，第一驱动单元2312的第一输出端连接第一功率管q1的受控端，第一驱动单元2312的第二输出端连接第四功率管q4的受控端，第一驱动单元2312的第三输出端连接第二功率管q2的受控端，第一驱动单元2312的第四输出端连接第三功率管q3的受控端。
33.第一驱动信号生成单元2311用于在接收到来自启停控制单元233的第一使能信号，且第一使能信号的值为1时，基于时钟同步信号clk和变压电路的输出端的电压信号生成第一开关驱动信号，并将第一开关驱动信号输出至第一驱动单元2312。
34.第一驱动单元2312用于基于第一开关驱动信号对第一功率管q1、第二功率管q2、
第三功率管q3及第四功率管q4进行驱动控制。
35.在本技术的另一个具体实施例中，第二驱动控制单元232可以包括第二驱动信号生成单元2321和第二驱动单元2322。其中，第二驱动信号生成单元2321的输入端作为第二驱动控制单元232的时钟端，第二驱动信号生成单元2321的受控端连接启停控制单元233的第二控制端，第二驱动信号生成单元2321的第一输出端、第二输出端、第三输出端及第四输出端分别连接第二驱动单元2322的第一输入端、第二输入端、第三输入端及第四输入端，第二驱动单元2322的第一输出端连接第五功率管q5的受控端，第二驱动单元2322的第二输出端连接第七功率管q7的受控端，第二驱动单元2322的第三输出端连接第六功率管q6的受控端，第二驱动单元2322的第四输出端连接第八功率管q8的受控端。
36.第二驱动信号生成单元2321用于在接收到来自启停控制单元233的第二使能信号，且第二使能信号的值为1时，基于时钟同步信号clk生成第二开关驱动信号，并将第二开关驱动信号输出至第二驱动单元2322。
37.第二驱动单元2322用于基于第二开关驱动信号对第五功率管q5、第六功率管q6、第七功率管q7及第八功率管q8进行驱动控制。
38.请参阅图4，为本技术实施例提供的一种变压电路的电路原理示意图。如图4所示，本实施例中，第一驱动信号生成单元2311可以包括输出电压调节单元23111、pwm调制单元23112、第一反相器u2、第二反相器u4、第一缓冲器u3及第二缓冲器u5。
39.其中，输出电压调节单元23111的输出电压反馈端作为第一驱动信号生成单元2311的第二输出端，输出电压调节单元23111的参考电压端用于接收参考电压信号，输出电压调节单元23111的输出端连接pwm调制单元23112的第一输入端，pwm调制单元23112的第二输入端作为第一驱动信号生成单元2311的第一输入端，pwm调制单元23112的第一输出端连接第一反相器u2的输入端和第一缓冲器u3的输入端，pwm调制单元23112的第二输出端连接第二反相器u4的输入端和第二缓冲器u5的输入端，第一反相器u2的输出端作为第一驱动信号生成单元2311的第三输出端，第一缓冲器u3的输出端作为第一驱动信号生成单元2311的第二输出端，第二反相器u4的输出端作为第一驱动信号生成单元2311的第四输出端，第二缓冲器u5的输出端作为第一驱动信号生成单元2311的第一输出端。需要说明的是，第一驱动信号生成单元2311的第一输出端、第二输出端、第三输出端及第四输出端分别用于输出第一驱动信号s1、第二驱动信号s2、第三驱动信号s3及第四驱动信号s4。
40.在具体应用中，输出电压调节单元23111可以包括运算放大器u1。运算放大器u1的同相输入端作为输出电压调节单元23111的参考电压端，运算放大器u1的反相输入端作为输出电压调节单元23111的输出电压反馈端，运算放大器u1的输出端作为输出电压调节单元23111的输出端。
41.第二驱动信号生成单元2312可以包括第一分频器23211、第三反相器u7、第一与门器u8及第四反相器u9。
42.其中，第一分频器23211的输入端作为第二驱动信号生成单元2312的时钟端，第一分频器23211的输出端连接第一与门器u8的第一输入端，第一与门器u8的第二输入端连接第三反相器u7的输出端，第三反相器u7的输入端连接第二反相器u4的输出端，第一与门器u8的输出端连接第四反相器u9的输入端，第一与门器u8的输出端还同时作为第二驱动信号生成单元2312的第一输出端和第三输出端，第四反相器u9的输出端还同时作为第二驱动信
号生成单元2312的第二输出端和第四输出端。需要说明的是，第二驱动信号生成单元2312的第一输出端、第二输出端、第三输出端及第四输出端分别用于输出第五驱动信号s5、第六驱动信号s6、第七驱动信号s7及第八驱动信号s8。
43.在具体应用中，第一分频器23211可以包括第一d触发器u6。其中，第一d触发器u6的时钟脚clk1作为第一分频器23211的输入端，第一d触发器u6的数据脚d1与第一输出脚连接，第一d触发器u6的第二输出脚q1作为第一分频器23211的输出端。
44.以下结合图4对本技术实施例提供的变压电路的工作原理进行详细说明。
45.如图4所示，第一驱动信号生成单元2311中的运算放大器u1基于变压电路的输出端的电压信号vout以及参考电压信号vref产生误差电压信号verr，并将误差电压信号verr输出至pwm调制单元23112。示例性的，误差电压信号verr可以为变压电路的输出端的电压信号vout与参考电压信号vref之差。pwm调制单元23112可以根据时钟同步单元234产生的时钟同步信号clk以及该误差电压信号verr产生两路相位相差180度的脉宽调制信号s1’和s2’，并将脉宽调制信号s1’输出至第二反相器u4的输入端和第二缓冲器u5的输入端，将脉宽调制信号s2’输出至第一反相器u2的输入端和第一缓冲器u3的输入端；第二反相器u4将脉宽调制信号s1’进行反相缓冲后输出第四驱动信号s4，第二缓冲器u5将脉宽调制信号s1’进行缓冲后输出第一驱动信号s1；第一反相器u2将脉宽调制信号s2’进行反相缓冲后输出第三驱动信号s3，第一缓冲器u3将脉宽调制信号s2’进行缓冲后输出第二驱动信号s2；第一驱动单元2321基于第一驱动信号s1、第二驱动信号s2、第三驱动信号s3及第四驱动信号s4分别对第一功率管q1、第二功率管q2、第三功率管q3及第四功率管q4进行驱动控制。
46.第二驱动信号生成单元2321中的第一分频器23211对来自时钟同步单元234的时钟同步信号clk进行分频处理，产生占空比为50%的方波信号s3’，并将方波信号s3’输出至第一与门器u8的第一输入端；第三反相器u7对来自第二反相器u4的第四驱动信号s4进行反相缓冲后输出第四驱动信号s4的反相信号，第一与门器u8将方波信号s3’和第四驱动信号s4的反相信号进行与运算后输出方波信号s4’；一方面，该方波信号s4’可以作为第五驱动信号s5和第七驱动信号s7，另一方面，该方波信号s4’经第四反相器u9进行反相缓冲后作为第六驱动信号s6和第八驱动信号s8。
47.在变压电路上电时，启停控制单元233可以先输出值为1的第二使能信号en2至第二驱动信号生成单元2321，第二驱动信号生成单元2321接收到值为1的第二使能信号en2后输出第五驱动信号s5、第六驱动信号s6、第七驱动信号s7及第八驱动信号s8，以分别驱动第五功率管q5、第六功率管q6、第七功率管q7及第八功率管q8工作，此时第一驱动信号生成单元2311不输出信号，即三电平降压单元21此时处于关闭状态；启停控制单元233输出值为1的第二使能信号en2之后的第一预设时长后，可以输出值为1的第一使能信号en1至第一驱动信号生成单元2311，第一驱动信号生成单元2311接收到值为1的第一使能信号en1后输出第一驱动信号s1、第二驱动信号s2、第三驱动信号s3及第四驱动信号s4，以分别驱动第一功率管q1、第二功率管q2、第三功率管q3及第四功率管q4工作。
48.在变压器下电时，启停控制单元233可以先输出值为0的第一使能信号en1至第一驱动信号生成单元2311，此时第一驱动信号生成单元2311不输出信号，以关闭三电平降压单元21；启停控制单元233输出值为0的第一使能信号en1之后的第二预设时长后，可以输出
值为0的第二使能信号en2至第二驱动信号生成单元2321，此时第二驱动信号生成单元2321不输出信号，以关闭电压调节单元22。
49.示例性的，图5a为第一功率管q1的占空比小于50%时，图4对应的变压电路中各个功率管的驱动信号在一个开关周期内的波形示意图。
50.如图5a所示，在当前开关周期的[t0,t1]时段，第一驱动信号s1、第三驱动信号s3、第五驱动信号s5及第七驱动信号s7均为高电平，此时，第一功率管q1、第三功率管q3、第五功率管q5及第七功率管q7同时导通，三电平降压单元21的输入端的电压信号经过第一功率管q1、飞跨电容cfly及第三功率管q3为输出电感lo和三电平降压单元21的输出端out充电，同时，第五功率管q5和第七功率管q7将飞跨电容cfly和调节电容cb串联在三电平降压单元21的输入端与地之间。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw为三电平降压单元21的输入电压vin的一半（即vin/2）左右，且流经输出电感lo的电流不断升高。
[0051]
在当前开关周期的[t1,t2]时段，第三驱动信号s3、第四驱动信号s4、第六驱动信号s6及第八驱动信号s8均为高电平，此时，第三功率管q3、第四功率管q4、第六功率管q6及第八功率管q8同时导通，输出电感lo通过第三功率管q3和第四功率管q4续流放电，而第六功率管q6和第八功率管q8将飞跨电容cfly和调节电容cb进行并联连接。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw为0，且流经输出电感lo的电流不断降低。
[0052]
在当前开关周期的[t2,t3]时段，第二驱动信号s2、第四驱动信号s4、第六驱动信号s6及第八驱动信号s8均为高电平，此时，第二功率管q2、第四功率管q4、第六功率管q6及第八功率管q8同时导通，飞跨电容cfly通过第二功率管q2和第四功率管q4向输出电感lo和三电平降压单元21的输出端out充电，此时第六功率管q6和第八功率管q8将飞跨电容cfly和调节电容cb进行并联连接。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw为三电平降压单元21的输入电压vin的一半（即vin/2）左右，且流经输出电感lo的电流不断升高。
[0053]
在当前开关周期的[t3,t4]时段，各个功率管的通断状态与[t1,t2]时段一致，因此在[t3,t4]时段，飞跨电容cfly和调节电容cb也处于并联连接状态。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw为0，且流经输出电感lo的电流不断降低。
[0054]
可以理解的是，下一个开关周期的各个功率管的驱动信号与当前开关周期的各个功率管的驱动信号相同，此处不对其进行赘述。
[0055]
可见，在每个开关周期的[t0,t1]时段，飞跨电容cfly和调节电容cb串联连接，在每个开关周期的[t1,t4]时段，飞跨电容cfly和调节电容cb并联连接。由于飞跨电容cfly和调节电容cb串联连接时，飞跨电容cfly两端的电压与调节电容cb两端的电压之和为三电平降压单元21的输入电压vin，飞跨电容cfly和调节电容cb并联连接时，飞跨电容cfly两端的电压与调节电容cb两端的电压相等，因此，电压调节单元22单独工作时可以使飞跨电容cfly两端的电压为三电平降压单元21的输入电压vin的一半左右，基于此，启动控制单元233在变压电路上电时先开启电压调节单元22，可以将飞跨电容cfly两端的电压预充至三电平降压单元21的输入电压vin的一半左右，之后，启动控制单元233再开启三电平降压单元21，可以使三电平降压单元21开启时以及开启后，飞跨电容cfly两端的电压均维持在三电平降压单元21的输入电压vin的一半左右，不仅可以降低变压电路的成本，而且可以提高变压电路的电能转换效率。
[0056]
示例性的，图5b为第一功率管q1的占空比大于50%时，图4对应的变压电路中各个功率管的驱动信号在一个开关周期内的波形示意图。
[0057]
如图5b所示，在当前开关周期的[t0,t1]时段，第一驱动信号s1、第二驱动信号s2、第五驱动信号s5及第七驱动信号s7均为高电平，此时，第一功率管q1、第二功率管q2、第五功率管q5及第七功率管q7同时导通，三电平降压单元21的输入端的电压信号经过第一功率管q1和第二功率管q2为输出电感lo和三电平降压单元21的输出端out充电，同时，第五功率管q5和第七功率管q7将飞跨电容cfly和调节电容cb串联在三电平降压单元21的输入端与地之间。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw等于三电平降压单元21的输入电压vin，且流经输出电感lo的电流不断升高。
[0058]
在当前开关周期的[t1,t2]时段，第一驱动信号s1、第三驱动信号s3、第五驱动信号s5及第七驱动信号s7均为高电平，此时，第一功率管q1、第三功率管q3、第五功率管q5及第七功率管q7同时导通，三电平降压单元21的输入端的电压信号经过第一功率管q1、飞跨电容cfly、第三功率管q3及输出电感lo向三电平降压单元21的输出端out充电，同时，第五功率管q5和第七功率管q7将飞跨电容cfly和调节电容cb串联在三电平降压单元21的输入端与地之间。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw为三电平降压单元21的输入电压vin的一半（即vin/2）左右，且低于三电平降压单元21的输出端的电压vout，同时，流经输出电感lo的电流不断降低。
[0059]
在当前开关周期的[t2,t3]时段，第一驱动信号s1、第二驱动信号s2、第六驱动信号s6及第八驱动信号s8均为高电平，此时，第一功率管q1、第二功率管q2、第六功率管q6及第八功率管q8同时导通，三电平降压单元21的输入端的电压信号经过第一功率管q1和第二功率管q2为输出电感lo和三电平降压单元21的输出端out充电，同时，第六功率管q6和第八功率管q8将飞跨电容cfly和调节电容cb进行并联连接。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw等于三电平降压单元21的输入电压vin，且流经输出电感lo的电流不断升高。
[0060]
在当前开关周期的[t3,t4]时段，第二驱动信号s2、第四驱动信号s4、第六驱动信号s6及第八驱动信号s8均为高电平，此时，第二功率管q2、第四功率管q4、第六功率管q6及第八功率管q8同时导通，飞跨电容cfly通过第二功率管q2和第四功率管q4向输出电感lo和三电平降压单元21的输出端out充电，此时第六功率管q6和第八功率管q8将飞跨电容cfly和调节电容cb进行并联连接。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw为三电平降压单元21的输入电压vin的一半（即vin/2）左右，且流经输出电感lo的电流不断降低。
[0061]
可以理解的是，下一个开关周期的各个功率管的驱动信号与当前开关周期的各个功率管的驱动信号相同，此处不对其进行赘述。
[0062]
可见，在每个开关周期的[t0,t2]时段，飞跨电容cfly和调节电容cb串联连接，在每个开关周期的[t2,t4]时段，飞跨电容cfly和调节电容cb并联连接。基于此，基于与图5a相同的驱动原理，在图5b对应的驱动信号的驱动下，不仅可以降低变压电路的成本，而且可以提高变压电路的电能转换效率。
[0063]
在本技术的又一个实施例中，如图6所示，第二驱动信号生成单元2321还可以包括第二分频器23212、第五反相器u11、第六反相器u12、第二与门器u13及第三与门器u14。
[0064]
其中，第二分频器23212的输入端作为第二驱动信号生成单元2321的时钟端，第二分频器23212的第一输出端连接第二与门器u13的第一输入端，第二分频器23212的第二输出端连接第三与门器u14的第一输入端，第二与门器u13的第二输入端连接第六反相器u12的输出端，第三与门器u14的第二输入端连接第五反相器u11的输出端，第五反相器u11的输入端连接第二缓冲器u5的输出端，第六反相器u12的输入端连接第二反相器u4的输出端，第二与门器u13的输出端同时作为第二驱动信号生成单元2312的第一输出端和第三输出端，第三与门器u14的输出端同时作为第二驱动信号生成单元2312的第二输出端和第四输出端。需要说明的是，第二驱动信号生成单元2312的第一输出端、第二输出端、第三输出端及第四输出端分别用于输出第五驱动信号s5、第六驱动信号s6、第七驱动信号s7及第八驱动信号s8。
[0065]
在具体应用中，第二分频器23212可以包括第二d触发器u10。其中，第二d触发器u10的时钟脚clk2作为第二分频器23212的输入端，第二d触发器u10的数据脚d1与第一输出脚连接，且第二d触发器u10的数据脚d1与第一输出脚的共接点作为第二分频器23212的第二输出端，第二d触发器u10的第二输出脚q2作为第二分频器23212的第一输出端。
[0066]
以下结合图6对本技术实施例提供的变压电路的工作原理进行详细说明。
[0067]
需要说明的是，由于图6中的第一驱动信号生成单元2311的具体结构与图4中的第一驱动信号生成单元2311的具体结构相同，因此，关于图6中的第一驱动信号生成单元2311的工作原理可以参考图4对应的实施例中的相关描述，此处不对其进行赘述。
[0068]
如图6所示，第二驱动信号生成单元2321中的第一分频器23211对来自时钟同步单元234的时钟同步信号clk进行分频处理，产生一对互补且占空比均为50%的方波信号s3’和s5’，并将方波信号s3’输出至第二与门器u13的第一输入端，将方波信号s5
’ꢀ
输出至第三与门器u14的第一输入端；第五反相器u11对来自第二缓冲器u5的第一驱动信号s1进行反相缓冲后，输出第一驱动信号s1的反相信号至第三与门器u14的第二输入端，第六反相器u12对来自第二反相器u4的第四驱动信号s4进行反相缓冲后输出第四驱动信号s4的反相信号至第二与门器u13的第二输入端；第二与门器u13将方波信号s3’和第四驱动信号s4的反相信号进行与运算后输出方波信号s6’，该方波信号s6
’ꢀ
可以作为第五驱动信号s5和第七驱动信号s7；第三与门器u14将方波信号s5
’ꢀ
和第一驱动信号s1的反相信号进行与运算后输出方波信号s7’，该方波信号s7’可以作为第六驱动信号s6和第八驱动信号s8。
[0069]
在变压电路上电时，启停控制单元233可以先输出值为1的第二使能信号en2至第二驱动信号生成单元2321，第二驱动信号生成单元2321接收到值为1的第二使能信号en2后输出第五驱动信号s5、第六驱动信号s6、第七驱动信号s7及第八驱动信号s8，以分别驱动第五功率管q5、第六功率管q6、第七功率管q7及第八功率管q8工作，此时第一驱动信号生成单元2311不输出信号，即三电平降压单元21此时处于关闭状态；启停控制单元233输出值为1的第二使能信号en2之后的第一预设时长后，可以输出值为1的第一使能信号en1至第一驱动信号生成单元2311，第一驱动信号生成单元2311接收到值为1的第一使能信号en1后输出第一驱动信号s1、第二驱动信号s2、第三驱动信号s3及第四驱动信号s4，以分别驱动第一功
率管q1、第二功率管q2、第三功率管q3及第四功率管q4工作。
[0070]
在变压器下电时，启停控制单元233可以先输出值为0的第一使能信号en1至第一驱动信号生成单元2311，此时第一驱动信号生成单元2311不输出信号，以关闭三电平降压单元21；启停控制单元233输出值为0的第一使能信号en1之后的第二预设时长后，可以输出值为0的第二使能信号en2至第二驱动信号生成单元2321，此时第二驱动信号生成单元2321不输出信号，以关闭电压调节单元22。
[0071]
示例性的，图7a为第一功率管q1的占空比小于50%时，图6对应的变压电路中各个功率管的驱动信号在一个开关周期内的波形示意图。
[0072]
如图7a所示，在当前开关周期的[t0,t1]时段，第一驱动信号s1、第三驱动信号s3、第五驱动信号s5及第七驱动信号s7均为高电平，此时，第一功率管q1、第三功率管q3、第五功率管q5及第七功率管q7同时导通，三电平降压单元21的输入端的电压信号经过第一功率管q1、飞跨电容cfly及第三功率管q3为输出电感lo和三电平降压单元21的输出端out充电，同时，第五功率管q5和第七功率管q7将飞跨电容cfly和调节电容cb串联在三电平降压单元21的输入端与地之间。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw为三电平降压单元21的输入电压vin的一半（即vin/2）左右，且流经输出电感lo的电流不断升高。
[0073]
在当前开关周期的[t1,t2]时段，第三驱动信号s3和第四驱动信号s4均为高电平，此时，第三功率管q3和第四功率管q4同时导通，其余功率管均关断，输出电感lo通过第三功率管q3和第四功率管q4对三电平降压单元21的输出端out续流放电，此时飞跨电容cfly和调节电容cb无连接。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw为0，且流经输出电感lo的电流不断降低。
[0074]
在当前开关周期的[t2,t3]时段，第二驱动信号s2、第四驱动信号s4、第六驱动信号s6及第八驱动信号s8均为高电平，此时，第二功率管q2、第四功率管q4、第六功率管q6及第八功率管q8同时导通，飞跨电容cfly通过第二功率管q2和第四功率管q4向输出电感lo和三电平降压单元21的输出端out充电，此时第六功率管q6和第八功率管q8将飞跨电容cfly和调节电容cb进行并联连接。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw为三电平降压单元21的输入电压vin的一半（即vin/2）左右，且流经输出电感lo的电流不断升高。
[0075]
在当前开关周期的[t3,t4]时段，第三驱动信号s3、第四驱动信号s4、第六驱动信号s6及第八驱动信号s8均为高电平，此时，第三功率管q3、第四功率管q4、第六功率管q6及第八功率管q8同时导通，输出电感lo通过第三功率管q3和第四功率管q4对三电平降压单元21的输出端out续流放电，而第六功率管q6和第八功率管q8将飞跨电容cfly和调节电容cb进行并联连接。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw为0，且流经输出电感lo的电流不断降低。
[0076]
可以理解的是，下一个开关周期的各个功率管的驱动信号与当前开关周期的各个功率管的驱动信号相同，此处不对其进行赘述。
[0077]
可见，在每个开关周期的[t0,t1]时段，飞跨电容cfly和调节电容cb串联连接，在每个开关周期的[t1,t2]时段，飞跨电容cfly和调节电容cb无连接，在每个开关周期的[t2,t4]时段，飞跨电容cfly和调节电容cb并联连接。由于飞跨电容cfly和调节电容cb串联连接时，飞跨电容cfly两端的电压与调节电容cb两端的电压之和为三电平降压单元21的输入电
压vin，飞跨电容cfly和调节电容cb并联连接时，飞跨电容cfly两端的电压与调节电容cb两端的电压相等，因此，电压调节单元22单独工作时可以使飞跨电容cfly两端的电压为三电平降压单元21的输入电压vin的一半左右，基于此，启动控制单元233在变压电路上电时先开启电压调节单元22，可以将飞跨电容cfly两端的电压预充至三电平降压单元21的输入电压vin的一半左右，之后，启动控制单元233再开启三电平降压单元21，可以使三电平降压单元21开启时以及开启后，飞跨电容cfly两端的电压均维持在三电平降压单元21的输入电压vin的一半左右，不仅可以降低变压电路的成本，而且可以提高变压电路的电能转换效率。
[0078]
示例性的，图7b为第一功率管q1的占空比大于50%时，图6对应的变压电路中各个功率管的驱动信号在一个开关周期内的波形示意图。
[0079]
如图7b所示，在当前开关周期的[t0,t1]时段，第一驱动信号s1、第二驱动信号s2、第五驱动信号s5及第七驱动信号s7均为高电平，此时，第一功率管q1、第二功率管q2、第五功率管q5及第七功率管q7同时导通，三电平降压单元21的输入端的电压信号经过第一功率管q1和第二功率管q2为输出电感lo和三电平降压单元21的输出端out充电，同时，第五功率管q5和第七功率管q7将飞跨电容cfly和调节电容cb串联在三电平降压单元21的输入端与地之间。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw等于三电平降压单元21的输入电压vin，且流经输出电感lo的电流不断升高。
[0080]
在当前开关周期的[t1,t2]时段，第一驱动信号s1和第三驱动信号s3均为高电平，此时，第一功率管q1和第三功率管q3同时导通，其余功率管均关断，三电平降压单元21的输入端的电压信号经过第一功率管q1、飞跨电容cfly、第三功率管q3及输出电感lo向三电平降压单元21的输出端out充电，此时调节电容cb不参与工作。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw为三电平降压单元21的输入电压vin的一半（即vin/2）左右，且低于三电平降压单元21的输出端的电压vout，同时，流经输出电感lo的电流不断降低。
[0081]
在当前开关周期的[t2,t3]时段，第一驱动信号s1和第二驱动信号s2均为高电平，此时，第一功率管q1和第二功率管q2同时导通，其余功率管均关断，三电平降压单元21的输入端的电压信号经过第一功率管q1和第二功率管q2对输出电感lo和三电平降压单元21的输出端out充电，此时调节电容cb不参与工作。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw等于三电平降压单元21的输入电压vin，且流经输出电感lo的电流不断升高。
[0082]
在当前开关周期的[t3,t4]时段，第二驱动信号s2、第四驱动信号s4、第六驱动信号s6及第八驱动信号s8均为高电平，此时，第二功率管q2、第四功率管q4、第六功率管q6及第八功率管q8同时导通，飞跨电容cfly通过第二功率管q2和第四功率管q4向输出电感lo和三电平降压单元21的输出端out充电，此时第六功率管q6和第八功率管q8将飞跨电容cfly和调节电容cb进行并联连接。该情况下，第二功率管q2与第三功率管q3的共接点的电压vsw为三电平降压单元21的输入电压vin的一半（即vin/2）左右，且流经输出电感lo的电流不断降低。
[0083]
可以理解的是，下一个开关周期的各个功率管的驱动信号与当前开关周期的各个功率管的驱动信号相同，此处不对其进行赘述。
[0084]
可见，在每个开关周期的[t0,t1]时段，飞跨电容cfly和调节电容cb串联连接，在
每个开关周期的[t3,t4]时段，飞跨电容cfly和调节电容cb并联连接。基于此，基于与图7a相同的驱动原理，在图7b对应的驱动信号的驱动下，不仅可以降低变压电路的成本，而且可以提高变压电路的电能转换效率。
[0085]
请参阅图8，为本技术实施例提供的一种变压电路中各单元的工作时序图。如图8所示，在一种实现方式中，示例性的，结合图4，假如t5时刻变压电路上电，则启停控制单元233可以在t5时刻输出值为1的第二使能信号en2至第二驱动信号生成单元2321，且输出值为0的第一使能信号至第一驱动信号生成单元2311，此时，第一驱动单元2312不输出第一开关驱动信号，第二驱动信号生成单元2321中的第一与门器u8直接对方波信号s3’进行缓冲后得到方波信号s4’，此时，第二驱动信号生成单元2321输出的第五驱动信号s5、第七驱动信号s7、第六驱动信号s6及第八驱动信号s8相当于电压调节单元22单独工作时第二驱动信号生成单元2321输出的驱动信号，且第五驱动信号s5（或第七驱动信号s7）与第六驱动信号s6（或第八驱动信号s8）互补，使得飞跨电容cfly两端的电压可以为三电平降压单元21的输入电压vin的一半（即vin/2）左右。
[0086]
基于此，启停控制单元233可以在t5时刻输出值为1的第二使能信号en2至第二驱动信号生成单元2321，并同时输出值为0的第一使能信号en1至第一驱动信号生成单元2311，以将飞跨电容cfly两端的电压v
cfly
预充至三电平降压单元21的输入电压vin的一半（即vin/2）左右；之后，在t7时刻，启停控制单元233可以输出值为1的第一使能信号en1至第一驱动信号生成单元2311，以开启三电平降压单元21，使三电平降压单元21在[t7,t8]时段内均处于工作状态，由于在[t7,t8]时段内电压调节单元22也一直处于工作状态，因此可以确保在三电平降压单元21的工作过程中飞跨电容cfly两端的电压v
cfly
一直维持在三电平降压单元21的输入电压vin的一半（即vin/2）左右；假如变压电路在t8时刻下电，则启停控制单元233可以先输出值为0的第一使能信号en1至第一驱动信号生成单元2311，之后，在t9时刻，启停控制单元233可以输出值为0的第二使能信号en2至第二驱动信号生成单元2321，从而可以确保在变压器下电时，飞跨电容cfly两端的电压v
cfly
也为三电平降压单元21的输入电压vin的一半（即vin/2）左右。通过上述控制，可以使三电平降压单元21实现安全开启、工作及关闭，不仅减少了流经输出电感的电流的波纹，提高了三电平降压单元的电能转换效率，而且使三电平降压单元可以采用具有更低耐压性的器件，降低了变压电路的成本。
[0087]
可以理解的是，图6对应的变压电路中各单元的工作时序与图4类似，关于图6对应的变压电路中各单元的工作时序具体可以参考上述描述，此处不再对其进行赘述。
[0088]
本技术实施例还提供了一种电子设备。请参阅图9，为本技术实施例提供的一种电子设备的结构示意图，为了便于说明，仅示出了与本实施例相关的部分。如图9所示，该电子设备90可以包括电源端口901、变压电路902及电池903。其中，变压电路902的输入端连接电源端口901，变压电路902的输出端连接电池903。变压电路902可以为图2、图3、图4或图6对应的实施例中的变压电路，关于变压电路902的结构和功能具体可以参考图2、图3、图4或图6对应的实施例中的相关描述，此处不再对其进行赘述。
[0089]
其中，三电平降压单元21的输入端可以作为变压电路902的输入端，三电平降压单元21的输出端可以作为变压电路902的输出端。
[0090]
在具体应用中，电子设备90可以包括不限于手机、平板电脑或笔记本电脑等，此处不对电子设备90的类型做特别限定。
[0091]
其中，电源端口901具体可以为通用串行总线（universal serial bus，usb）接口，例如可以为c类usb（即usb type-c）接口。
[0092]
以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。