一种电源分配网络、芯片、主板以及电子设备的制作方法

1.本发明涉及芯片电源技术领域，尤其涉及一种电源分配网络、芯片、主板以及电子设备。


背景技术：

2.目前随着交换机、服务器等各类电子设备中的主芯片性能越来越强，主芯片的功耗也越来越大。而多相电源是解决大功率芯片供电的常用电源解决方案。以目前市场上以思科、博通、intel等半导体厂商提供的主芯片为例，主芯片的最大容量可达到12.8t，对应的各个主芯片功耗普遍在350w至500w之间。随着更大容量的主芯片逐渐进入到开发阶段，其总功耗将会持续增大到600至800w。
3.而目前主芯片的核心电压越来越低，目前主流的主芯片的核心电压基本在0.6v～0.8v左右，因为未来主芯片供电需求电流值会增大到800a(安培)甚至1000a以上。而目前已有的解决主芯片大电流供电需求的方法就是不断的增加功率级电路单元(power stage)的数量，但对于电子设备来讲，主板占用空间本身就很有限，自然对于主板上的主芯片，其周边可用空间就更加有限，另外，因电能传输不能影响到告诉信号的传输，这更加导致主芯片周边可用空间捉襟见肘。
4.基于这样的困境，自然不可能无限制增加power stage的数量来满足主芯片大电流供电需求。因此目前迫切需求提出一种供电结构，在满足未来主芯片供电需求电流值1000a以上，且不影响高速信号传输的同时，尽可能的不增加甚至缩减已有power stage的数量，从而增大主芯片周边可用空间大小，为主芯片后续进一步微小化、功能多元化打下良好的基础。


技术实现要素：

5.鉴于上述问题，提出了本发明以提供解决上述问题或者部分地解决上述问题的一种电源分配网络、芯片、主板以及电子设备。
6.本发明实施例第一方面提供一种电源分配网络，所述电源分配网络包括：开环架构模块和多个功率级电路单元；
7.所述开环架构模块与多个所述功率级电路单元分别连接，所述开环架构模块用于将电源端输出电压值转换为预设电压值，所述预设电压值小于所述电源端输出电压值，且与芯片的核心电压值成倍数关系；
8.多个所述功率级电路单元接收所述预设电压值，并根据来自于控制模块的控制信号，将所述预设电压值调节为所述核心电压值，为所述芯片供电；
9.其中，每个功率级电路单元中每个场效应晶体管选用规则为：
10.每个所述场效应晶体管的耐压值与所述预设电压值成倍数关系。
11.可选地，所述电源分配网络用于为供电需求电流值不小于1000安培的芯片供电；
12.所述开环架构模块包括：谐振变换电路或者开关谐振槽变换电路；
13.所述谐振变换电路或者所述开关谐振槽变换电路接收电源端输出的直流电压值，对所述直流电压值进行降压变换，得到所述预设电压值并传输至多个所述功率级电路单元。
14.可选地，每个功率级电路单元均包括：串联连接的第一场效应晶体管和第二场效应晶体管；
15.所述开环架构模块的输出端分别与每个所述功率级电路单元中的第一场效应晶体管的漏极连接，每个所述功率级电路单元中的第二场效应晶体管的源极接地。
16.可选地，所述预设电压值为所述核心电压值的两倍。
17.可选地，每个所述场效应晶体管的耐压值为所述预设电压值的两倍。
18.可选地，所述开环架构模块的布设位置远离所述芯片的周边空间；或者，
19.所述开环架构模块的布设在所述芯片的周边空间。
20.可选地，每个所述场效应晶体管的缓冲层厚度小于标准场效应晶体管的缓冲层厚度；
21.每个所述场效应晶体管的占用面积小于所述标准场效应晶体管的占用面积；
22.每个所述场效应晶体管导通时的直流阻抗值，小于所述标准场效应晶体管导通时的直流阻抗值；
23.每个所述场效应晶体管导通时的直流值，大于所述标准场效应晶体管导通时的直流值，所述标准场效应晶体管是指：直接接收所述电源端输出电压的功率级电路单元中的场效应晶体管。
24.本发明实施例第二方面提供一种芯片，所述芯片的供电结构采用如上述第一方面任一所述的电源分配网络。
25.本发明实施例第三方面提供一种主板，所述主板包括如上述第一方面任一所述的电源分配网络；
26.所述电源分配网络用于调整所述主板中电源端的输出电压，以满足所述主板中主芯片的供电需求电流值。
27.本发明实施例第四方面提供一种电子设备，所述电子设备包括如上述第一方面任一所述的电源分配网络；
28.所述电源分配网络用于调整所述电子设备中主板电源端的输出电压，以满足主板中主芯片的供电需求电流值。
29.本发明提供的电源分配网络用于为供电需求电流值很高的芯片供电，该电源分配网络包括：开环架构模块和多个功率级电路单元；开环架构模块与多个功率级电路单元分别连接，开环架构模块用于将电源端输出电压值转换为预设电压值，预设电压值与芯片的核心电压值成倍数关系；多个功率级电路单元接收预设电压值，并根据来自于控制模块的控制信号，将预设电压值调节为核心电压值为芯片供电。这其中，每个功率级电路单元中每个场效应晶体管选用规则为：每个场效应晶体管的耐压值与预设电压值成倍数关系。
30.由于开环架构模块将电源端输出电压值转换为预设电压值，因此多个功率级电路单元将基于预设电压值工作，而不再是基于电源端输出电压值工作。这样就可以选用耐压值与预设电压值成倍数关系的场效应晶体管。因预设电压值小于电源端输出电压值，因此每个场效应晶体管的耐压值小于基于电源端输出电压值工作的功率级电路单元中的标准
场效应晶体管的耐压值，则本发明所提电源分配网络中所使用的每个场效应晶体管的占用面积均小于每个标准场效应晶体管的占用面积。从而使得相同power stage数量下，本发明的所有power stage的占用面积远小于目前已知方案下的power stage数量。
31.另外，由于每个场效应晶体管的耐压值更小，因此每个场效应晶体管导通时的直流阻抗更小，则其导通时的电流值相较于标准场效应晶体管导通时的电流值更大。这使得满足更大主芯片供电需求电流值时，例如满足800a甚至1000a主芯片供电需求电流值时，因本发明所使用的每个场效应晶体管导通时的电流值相较于标准场效应晶体管的更大，因此其需要的场效应晶体管的数量相较于标准场效应晶体管的更少，所需使用的power stage的数量自然就更少，占用主芯片周边可用空间就更小，极好的增大了主芯片周边可用空间大小，为主芯片后续进一步微小化、功能多元化打下良好的基础。
附图说明
32.为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
33.图1是目前已有解决主芯片大电流供电需求的电路结构图；
34.图2是本发明实施例中控制芯片control和power stage的具体电路示意图；
35.图3是本发明实施例中主芯片mc和电源分配网络简化结构图；
36.图4是本发明实施例电源分配网络结构示意图；
37.图5是本发明实施例中电源端至power stage之间与电源端至开环架构模块之间电路结构的对比图；
38.图6是本发明实施例中电源分配网络结构对应的电压设定示意图；
39.图7是本发明实施例中一种常规的mos管的结构示意图；
40.图8是本发明实施例中谐振变换电路结构示意图；
41.图9是本发明实施例中开关谐振槽变换电路结构示意图；
42.图10是本发明实施例中开环架构模块不同布设位置的示意图。
具体实施方式
43.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
44.发明人发现，目前主流的主芯片的核心电压基本在0.6v～0.8v左右，而未来主芯片供电需求电流值会增大到800a(安培)甚至1000a以上。目前已有的解决主芯片大电流供电需求的方法就是不断的增加功率级电路单元(power stage)的数量。参照图1，示出了目前已有解决主芯片大电流供电需求的电路结构图。
45.图1中vin即为主板上电源端，一般其输出电压值为12v，control表示控制模块，也可以为控制芯片，其发出pwm信号，通过多个pwm信号(图1中pwm1、pwm2
…
pwmn)控制驱动多
个power stage(图1中power stage1、power stage2
…
power stage n)，一般情况下，power stage集成了buck拓扑电路中的high side mosfet、low side mosfet以及driver电路，如图1中每个power stage中用mosa表示high side mosfet，用mosb表示low side mosfet。两个mos管(metal oxide semiconductor金属氧化物场效应晶体管简称场效应晶体管)串联连接，以power stage1为例，其中的mosa1和mosb1串联，mosa1的漏极与主板上电源端vin的输出端连接，接收电源端vin输出的电压值12v，mosa1的源极与mosb1的漏极连接，并与一个电感l1连接，电感l1的输出端即为power stage的输出，其输出端v
out
输出符合主芯片(图1中未示出)供电需求的电压值。
46.控制模块或者控制芯片control通过pwm信号控制power stage的基本原理是：一个pwm信号驱动一个power stage中的一组mos管，mos管再通过一电感把电源端输出电压值降到适合主芯片的电压值，从而为主芯片供电。控制模块或者控制芯片control在一时间周期对各相中电感的电压进行取样，将取样的电压除以比例系数获得各相的电流，再将各相电流相加，除以相数即可获得平均电流。控制模块或者控制芯片control根据获得的平均电流调整输出的脉冲宽度从而调整提供给主芯片的电压。
47.在一种可能的实施例中，控制芯片control和power stage的具体电路示意图参照图2所示。图2中仅示出对应图1中的control和power stage结构部分，其余部分结构省略。图2中以4个power stage为例，每个power stage均包括一个驱动芯片20(即图1中的driver)、一组mos管30，例如mosa1和mosb1，其余power stage中mos管30分别标识如图2中所示。一个电感40、一个第一电阻51、一个第一电容52、一个第二电阻61、一个第二电容62及一个差分线对70。
48.pwm芯片(即图1中control)与各驱动芯片20均电连接，用于将四相控制信号pwm1、pwm2、pwm3、pwm4分别输出给四个驱动芯片20。各驱动芯片20分别与各组mos管30电连接，用于驱动各组mos管30通断。各组mos管30均电连接一电感40，该电感40用于将输入电压vin降低为主芯片mc工作所需求的电压vout。
49.各个power stage中的第一电阻51与第一电容52串联后，再并联于电感40。第一电容52的电压与电感40的电流成正比，满足公式v＝k
×i×
dcr，v为第一电容52两端的电压，k为比例系数，i为电感40所在相的电流，dcr为电感40的寄生电阻。
50.通过获取第一电容52的电压值，产生pwm信号的pwm芯片110将取样的电压除以比例系数即获得电感40的电压，再将电感40的电压除以电感40的寄生电阻的阻值即可获得该相应相的电流。
51.各个power stage中的第二电阻61的一端61a电连接于第一电容52与电感40的连接点。本发明该种实施方式中，第二电阻61的一端61a电连接于电感40的一端41。第二电阻61的另一端61b电连接第二电容62的一端62a，第二电容62的另一端62b接地。
52.各个power stage中的差分线对70均包括第一差分线71及第二差分线72。其中，第一差分线71一端71a电连接于第一电阻51及第一电容52的连接处，另一端71b电连接于p wm芯片110中一个用于电流感测的端子11。本发明该种实施方式中，第一差分线71一端71a电连接于第一电容52的一端52a。第二差分线72的一端72a电连接于第二电阻61及第二电容62的连接处，另一端72b电连接于pwm芯片110中用于电流感测的另一个端子12。本发明该种实施方式中，第二差分线72的一端72a电连接于第二电容62的一端62a。
53.各个power stage中的第二电容62之间的电容大小的比值等于各个power stage中的差分线对70的长度大小的比值。假设四个第二电容62的电容值分别是c1、c2、c3、c4，四对差分线对70的长度分别是l1、l2、l3、l4。以电容值c4为基准，则电容值c1＝c4
×
l1/l4；电容值c2＝c4
×
l2/l4；电容值c3＝c4
×
l3/l4。由于第二电阻61与第二电容62组成rc电路，且rc电路满足“电阻
×
电容
×
时间常数＝延时时间”的条件，所以通过按照差分线对70的长度的比例选择四个第二电容62的值，能够起到延长各个power stage中的电压采样时间的作用。而由于差分线对70长度越长，在数据传输中受到的杂讯干扰就越多。本发明该种实施方式中，通过增加各个power stage中的电压采样时间，能够增加采样点的数量，从而在计算数据时，降低杂讯对数据的影响，获得更准确的数据。
54.为了获得更好的抗干扰能力，第二电阻61与第二电容62组成的rc电路的延迟时间应小于等于30纳秒，本发明该种实施方式中，优选的：第二电阻61的阻值小于300欧姆，第二电容62的电容值小于270皮法。优选的：第二电阻61均为200欧姆，四个第二电容62的电容值分别为：c1为69皮法、c2为94皮法、c3为106皮法、c4为150皮法。
55.本发明该种实施方式所提供的电路结构，通过按照各个power stage中的差分线对的长度大小等比例设置第二电容的电容大小，从而延长了差分线对的采样时间，增加了采样数量，提高了采样数据的准确性。
56.由于主板上电源端vin的输出电压值为12v，因此mosa1和mosb1的耐压值需要达到2倍的输出电压值，即mosa1和mosb1的耐压值至少为24v及以上。一般情况下，按照mos管的制作工艺，选用耐压值25v的mos管即可。而目前常规的power stage均采用5x6mm封装，再考虑到散热因素，通常情况下，单个power stage中mos管的通流值(mos管导通时的电流值)在30a左右。
57.若不考虑控制模块的占用面积，只考虑power stage的情况，那么可以得到图3所示的主芯片mc和电源分配网络简化结构图，12v的电源端输出电压值传输至power stage1～n，再经变化后为主芯片mc供电。基于上述情况，假设主芯片mc的供电需求电流值为1000a，而单个power stage中mos管的通流值在30a左右，那么粗略计算总共需要34个power stage，68个mos管。
58.对于电子设备来讲，主板占用空间本身就很有限，自然对于主板上的主芯片，其周边可用空间就更加有限，另外，因电能传输不能影响到高速信号的传输，这更加导致主芯片周边可用空间捉襟见肘。而耐压值达到25v的mos管的缓冲层较厚，导致其尺寸较大，34个power stage、68个mos管再加上其余必有电路结构，再考虑高速信号的传输影响因素，导致主芯片周边可用空间不能满足需求空间大小。若是主芯片供电需求电流值更大，power stage数量还要增加，这无疑限制了未来主芯片发展。
59.针对上述问题，如何在满足未来主芯片供电需求电流值1000a以上，且不影响高速信号传输的同时，尽可能的不增加甚至缩减已有power stage的数量，从而增大主芯片周边可用空间大小这个需求，发明人创造性的提出本发明的电源分配网络，以下对本发明的电源分配网络进行详细说明。
60.本发明提出的电源分配网络用于为供电需求电流值很高的芯片供电，尤其适用于供电需求电流值不小于800安培甚至1000安培的芯片供电，该电源分配网络包括：开环架构模块和多个功率级电路单元。开环架构模块与多个功率级电路单元分别连接，即开环架构
模块与多个power stage分别连接，开环架构模块用于将电源端输出电压值转换为预设电压值，此预设电压值小于电源端输出电压值，且与芯片(即主芯片，以下全文为了简洁，用“芯片”指代主芯片，不再赘述)的核心电压值(一般用vcoer表示核心电压值)成倍数关系。
61.这样的设计，使得多个功率级电路单元不再直接接收电源端输出电压值，而是接收预设电压值，之后多个功率级电路单元再根据来自于控制模块或者控制芯片的控制信号(即前述的pwm1～pwmn)，将预设电压值调节为核心电压值vcoer为芯片供。这其中，因每个功率级电路单元接收电压值的改变，使得每个功率级电路单元中每个场效应晶体管的选用改变，每个场效应晶体管的选用规则为：每个场效应晶体管的耐压值与预设电压值成倍数关系。
62.上述电路结构参照图4所示的电源分配网络结构示意图可以得到更为直观的理解。图4与图3一样，忽略控制模块的占用面积，只考虑power stage的情况，其中ola表示开环架构模块。需要说明的是，本发明实施例中，开环架构模块ola与电源端vin之间的电路结构与目前已知结构中电源端vin至power stage之间的电路结构相同。例如如图5所示，图5上半部为目前已知结构中电源端vin至power stage之间的电路结构，图5下半部为本发明中电源分配网络结构中电源端vin至开环架构模块ola之间的电路结构，两者均有一个lc滤波电路的存在，使得12v输出电压值更加稳定。其余可能存在结构均可与目前已知结构相同，不再赘述。
63.由于开环架构模块ola将电源端vin输出电压值转换为预设电压值，因此多个功率级电路单元将基于预设电压值工作，而不再是基于电源端输出电压值工作。这样就可以选用耐压值与预设电压值成倍数关系的场效应晶体管。因预设电压值小于电源端vin输出电压值，因此每个场效应晶体管的耐压值小于标准场效应晶体管的耐压值，则本发明所提电源分配网络中所使用的每个场效应晶体管的占用面积均小于每个标准场效应晶体管的占用面积。从而使得相同power stage数量下，本发明的所有power stage的占用面积远小于目前已知方案下的power stage数量。
64.另外，由于每个场效应晶体管的耐压值更小，因此每个场效应晶体管导通时的直流阻抗更小，则其导通时的电流值相较于标准场效应晶体管导通时的电流值更大。这使得满足更大主芯片供电需求电流值时，例如满足1000a主芯片供电需求电流值时，因本发明所使用的每个场效应晶体管导通时的电流值相较于标准场效应晶体管的更大，因此其需要的场效应晶体管的数量相较于标准场效应晶体管的更少，所需使用的power stage的数量自然就更少，占用主芯片周边可用空间就更小，极好的增大了主芯片周边可用空间大小，为主芯片后续进一步微小化、功能多元化打下良好的基础。
65.本发明所提的电源分配网络中，为了缩减power stage中mos管的尺寸，发明人创造性的提出在电源端vin与power stage之间增加一个开环架构模块，将电源端vin输出电压值首先进行转换，得到低于电源端vin输出电压值的预设电压值。在一种可能的实施例中一种较优的选择为：预设电压值为核心电压值的两倍，每个mos管的耐压值为预设电压值的两倍。假设核显电压值为vo，那么预设电压值就为2vo，每个mos管的耐压值为4vo。例如：若芯片mc的核心电压值vo为0.5v～1v，那么开环架构模块将电源端vin输出电压值12v转换为预设电压值：2vo＝1v～2v，每个mos管的耐压值为：4vo＝2v～4v，其远小于标准mos管的耐压值25v。
66.电压转换以及mos管耐压值的设定可以参照图6所示的电压设定示意图得到直观的理解：开环架构模块转换的预设电压值为2vo，power stage输出的电压值为芯片mc的核心电压vo，每个mos管的耐压值4vo。需要说明的是，图6中示例性的在power stage1和power stage n的框中标注4vo，表示每个power stage中的每个mos管的耐压值为4vo，而mos管接收的电压值为2vo，并不是4vo。
67.由上说明可知，因为每个mos管的耐压值2vo，例如为2v～4v，远小于标准mos管的耐压值，例如为25v，所以每个mos管的缓冲层厚度也小于标准mos场管的缓冲层厚度。
68.由于每个mos管的缓冲层厚度小于标准mos场管的缓冲层厚度，因此每个mos管的占用面积自然就小于标准mos管的占用面积；多个mos管合计的占用面积就远小于多个标准mos管合计的占用面积；每个mos管导通时的直流阻抗值也远小于标准mos管导通时的直流阻抗值。
69.为了更好的理解mos管的缓冲层厚度的概念，参照图7所示的一种常规使用的增强型mos管的内部结构示意图，其包括：漏电极d、源电极s、栅电极g、硅片中n
—
这部分即为缓冲层。在成品的制作上，对于耐压值25v的场效应晶体管来说，其缓冲层n
—
这部分的厚度，要大于耐压值2v～4v的场效应晶体管中缓冲层n
—
这部分的厚度。自然一个耐压值25v的场效应晶体管的整体占用面积要大于耐压值2v～4v的场效应晶体管，则多个耐压值25v的场效应晶体管合计的占用面积，肯定远大于多个耐压值2v～4v的场效应晶体管合计的占用面积。
70.由于每个mos管的耐压值远小于标准mos管的耐压值，因此每个mos管导通时的直流阻抗值也远小于标准mos管导通时的直流阻抗值，每个mos管导通时的直流值远大于标准mos管导通时的直流值。这样在相同的主芯片供电需求电流值情况下，本发明所需要的mos管的数量相较于标准mos场效应晶体管的更少，所需使用的power stage的数量自然就更少，占用主芯片周边可用空间就更小，极好的增大了主芯片周边可用空间大小，为主芯片后续进一步微小化、功能多元化打下良好的基础。此外，由于低耐压值的mos管的成本小于高耐压值的mos管的成本，所以本发明所提电源分配网络在mos管使用数量更少的基础上，使得整体成本低于目前已知的电源分配网络的整体成本。
71.在一种可能的实施例中，每个power stage的结构与目前已知结构一样，保持不变，依然为串联连接的第一mos管和第二mos管；开环架构模块的输出端分别与每个功率级电路单元中的第一mos管的漏极连接，每个功率级电路单元中的第二mos管的源极接地。具体可以借鉴图1所述的power stage结构进行理解，不再赘述。
72.在一种可能的实施例中，本发明所提的开环架构模块包括：谐振变换电路或者开关谐振槽变换电路。谐振变换电路或者开关谐振槽变换电路接收电源端vin输出的直流电压值，对该直流电压值进行降压变换，得到预设电压值并传输至多个power stage。
73.谐振变换电路可以参照已有电路结构，在一种可能的实施例中，参照图8所示的谐振变换电路结构示意图。谐振变换电路包括：由四个开关管q21、q22、q23、q24构成的第一h桥、变压器t2及整流滤波模块m2。第一h桥的一个桥臂(左桥臂q21、q23)的上下桥臂上的开关管分别为第一开关管q21和第三开关管q23，另一桥臂(右桥臂q22、q24)的上下桥臂上的开关管分别为第二开关管q22和第四开关管q24。
74.第一开关管q21的输出端与第三开关管q23的输入端连接，第二开关管q22的输出端与第四开关管q24的输入端连接，以使得同一桥臂上的两个开光管串联，第一开关管q21
的输入端、第二开关管q22的输入端以及电源端vin的正极连接，第三开关管q23的输出端、第四开关管q24的输出端以及电源端vin的负极连接。
75.本发明的该实施例中，四个开关管均以nmos管为例进行示例，pmos管的结构本领域技术人员可以参照nmos管的结构轻松得出。四个开关管的控制端为nmos管的栅极，开关管的输入端为nmos管的漏极，开关管的输出端为nmos管的源极。
76.每个开关管内部均带有一反向的二极管；或者，每个开关管外部均反向并联一个二极管，也即，每个二极管的正极与对应的开关管的输出端连接，二极管的负极与对应的开关管的输入端连接。本发明该实施例中，第一开关管q21、第二开关管q22、第三开关管q23、第四开关管q24分别反向并联第一二极管d21、第二二极管d22、第三二极管d23、第四二极管d24，且4个二极管的导通电压均相等。
77.谐振变换电路还包括变压器t2，第一开关管q21和第三开关管q23的连接点顺次连接谐振电感l2和谐振电容c2后，再与变压器t2的初级线圈的一端连接，第三开关管q23和第四开关管q24的连接点与变压器t2的初级线圈的另一端连接，以使得第一h桥、谐振电感l2及谐振电容c2构成谐振电路。
78.第一开关管q21和第三开关管q23的连接点c以及第三开关管q23和第四开关管q24的连接点c’构成第一h桥的输出端。整流滤波模块m2包括四个二极管构成的第二h桥，第二h桥的一个桥臂(左桥臂)的上下桥臂上的二极管分别为第五二极管d31和第七二极管d33，另一桥臂(右桥臂)的上下桥臂上的二极管分别为第六二极管d32和第八二极管d34，第五二极管d31的负极与第六二极管d32的负极连接，第七二极管d33的正极与第八二极管d34的正极连接，第五二极管d31的正极与第七二极管d33的负极连接，第六二极管d32的正极与第八二极管d34的负极连接。并且，第五二极管d31和第七二极管d33的连接点连接变压器t2的次级线圈的一端，第六二极管d32和第八二极管d34极管的连接点连接变压器t2的次级线圈的另一端，两个连接点作为整流滤波模块m2的输入端。
79.整流滤波模块m2还包括一滤波电容c3，滤波电容c3与第二h桥并联，滤波电容c3的输出端作为谐振变换电路的电压输出端输出2vo的电压值。具体而言，滤波电容c3的一端与第五二极管d31的负极与第六二极管d32的负极连接，另一端与第七二极管d33和第八二极管d34的正极连接，以用于将整流后的电压进行滤波并作为谐振变换电路的电压进行输出，其输出2vo的电压值。
80.通过上述谐振变换电路的结构，可以将电源端vin的12v电压值转换为2vo的电压值。当然，可以理解的是，上述谐振变换电路仅是为了更好的理解本发明而例举的一种电路结构，其余任何可以实现直流电压转换的开环架构电路均可以进行替换，本发明对此不做具体限定。
81.开关谐振槽变换电路可以参照已有电路结构，在一种可能的实施例中，参照图9所示的开关谐振槽变换电路结构示意图。开关谐振槽变换电路包括6个主开关管s
m1
～s
m6
，6个同步整流开关管s
r1
～s
r6
，3个谐振电容c
r1
、c
r2
和c
r3
，3个谐振电感l
r1
、l
r2
和l
r3
，以及2个钳位电容c
f1
和c
f2
。
82.主开关管s
m1
的漏极接收电源端vin输出的电压，并且主开关管s
m1sm2
、s
m3
、s
m4
、s
m5
和s
m6
之间的电流输出端和电流输入端依次电气连接；s
r1
的电流输入端与s
m6
的电流输出端电气连接、s
r1
的电流输出端与s
r2
的电流输入端电气连接、s
r2
的电流输出端与电源端vin的负
极电气连接；s
r3
的电流输入端与s
m6
的电流输出端电气连接、s
r3
的电流输出端与s
r4
的电流输入端电气连接、s
r4
的电流输出端与电源端vin的负极电气连接；s
r5
的电流输入端与s
m6
的电流输出端电气连接、s
r5
的电流输出端与s
r6
的电流输入端电气连接、s
r6
的电流输出端与电源端vin的负极电气连接。
83.c
r1
的一端与s
m1
的电流输出端电气连接；c
r2
的一端与s
m3
的电流输出端电气连接；c
r3
的一端与s
m5
的电流输出端电气连接；l
r1
的一端与c
r1
的另一端电气连接、l
r1
的另一端与s
r2
的电流输入端电气连接；l
r2
的一端与c
r2
的另一端电气连接、l
r2
的另一端与s
r4
的电流输入端电气连接；l
r3
的一端与c
r3
的另一端电气连接、l
r3
的另一端与s
r6
的电流输入端电气连接；c
f1
的一端与s
m2
的电流输出端电气连接、c
f1
的另一端接地；c
f2
的一端与s
m4
的电流输出端电气连接、c
f2
的另一端接地；s
m6
的电流输出端作为开关谐振槽变换电路的电压输出端输出2vo的电压值。电容c
02
和电阻r0用于滤波稳压。
84.主开关管s
m1
、s
m4
、s
m5
、s
r1
、s
r4
和s
r5
同步开通或关断，s
m2
、s
m3
、s
m6
、s
r2
、s
r3
和s
r6
同步开通或关断，且s
m1
和s
m2
互补导通、s
m1
和s
m2
的占空比各为50％；开关谐振槽变换电路若工作在不控模式，可以令电压变比的增益固定。
85.开关谐振槽变换电路中，c
r1
、c
r2
、c
r3
和l
r1
、l
r2
、l
r3
一一对应分别构成三组谐振网络，c
f1
和c
f2
为钳位电容。c
r1
和l
r1
构成第一谐振网络、c
r2
和l
r2
构成第二谐振网络、c
r3
和l
r3
构成第三谐振网络，且第一谐振网络、第二谐振网络和第三谐振网络的谐振频率等于开关频率。
86.通过上述开关谐振槽变换电路的结构，可以将电源端vin的12v电压值转换为2vo的电压值。当然，可以理解的是，上述开关谐振槽变换电路仅是为了更好的理解本发明而例举的一种电路结构，其余任何可以实现直流电压转换的开环架构电路均可以进行替换，本发明对此不做具体限定。
87.在一种可能的实施例中，由于开环架构模块不是直接给芯片mc供电，而仅是转换直流电压，因此可以将开环架构模块的布设位置远离芯片mc的周边空间，这样不但可以减少对芯片mc周边可用空间的占用，还可以避免对高速信号传输的影响。当然可以理解的是，开环架构模块自然也可以布设在芯片mc的周边空间，减少电流传输的路径。例如参照图10所示的开环架构模块不同布设位置的示意图。图10中上半部为开环架构模块布设在芯片mc的周边空间，图10中下半部为开环架构模块布设位置远离布芯片mc的周边空间。
88.基于上述电源分配网络，本发明实施例还提出一种芯片，所述芯片的供电结构采用包括如上任一所述的电源分配网络。
89.基于上述电源分配网络，本发明实施例还提出一种主板，所述主板包括如上任一所述的电源分配网络；
90.所述电源分配网络用于调整所述主板中电源端的输出电压，以满足所述主板中主芯片的供电需求电流值。
91.基于上述电源分配网络，本发明实施例还提出一种电子设备，所述电子设备包括如上任一所述的电源分配网络；
92.所述电源分配网络用于调整所述电子设备中主板电源端的输出电压，以满足主板中主芯片的供电需求电流值。
93.通过上述示例，本发明提供的电源分配网络用于为供电需求电流值很高的芯片供
电，尤其适用于供电需求电流值不小于800安培甚至1000安培的芯片供电，该电源分配网络包括：开环架构模块和多个功率级电路单元；开环架构模块与多个功率级电路单元分别连接，开环架构模块用于将电源端输出电压值转换为预设电压值，预设电压值与芯片的核心电压值成倍数关系；多个功率级电路单元接收预设电压值，并根据来自于控制模块的控制信号，将预设电压值调节为核心电压值为芯片供电。这其中，每个功率级电路单元中每个场效应晶体管选用规则为：每个场效应晶体管的耐压值与预设电压值成倍数关系。
94.由于开环架构模块将电源端输出电压值转换为预设电压值，因此多个功率级电路单元将基于预设电压值工作，而不再是基于电源端输出电压值工作。这样就可以选用耐压值与预设电压值成倍数关系的场效应晶体管。因预设电压值小于电源端输出电压值，因此每个场效应晶体管的耐压值小于基于电源端输出电压值工作的功率级电路单元中的标准场效应晶体管的耐压值，则本发明所提电源分配网络中所使用的每个场效应晶体管的占用面积均小于每个标准场效应晶体管的占用面积。从而使得相同power stage数量下，本发明的所有power stage的占用面积远小于目前已知方案下的power stage数量。
95.另外，由于每个场效应晶体管的耐压值更小，因此每个场效应晶体管导通时的直流阻抗更小，则其导通时的电流值相较于标准场效应晶体管导通时的电流值更大。这使得满足更大主芯片供电需求电流值时，例如满足800a甚至1000a主芯片供电需求电流值时，因本发明所使用的每个场效应晶体管导通时的电流值相较于标准场效应晶体管的更大，因此其需要的场效应晶体管的数量相较于标准场效应晶体管的更少，所需使用的power stage的数量自然就更少，占用主芯片周边可用空间就更小，极好的增大了主芯片周边可用空间大小，为主芯片后续进一步微小化、功能多元化打下良好的基础。
96.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
97.上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。