一种用于SOI射频前端芯片的增强型ESD保护电路的制作方法

一种用于soi射频前端芯片的增强型esd保护电路
技术领域
1.本实用新型涉及esd保护电路领域，具体涉及一种用于soi射频前端芯片的增强型esd保护电路。


背景技术：

2.随着移动通信技术的高速发展，现代移动便携式产品如移动电话、移动电脑等设备正在朝着更轻更薄的方向发展，同时为了实现电池电量的有效利用对芯片设计提出低功耗的要求。移动产品内部器件在小体积化，同时在优化系统电路结构增减器件来提高空间利用率。有时提高空间利用率和低功耗的两个要求需要考虑如何平衡，比如为了节省电源管理芯片，移动产品中的射频前端芯片的电路设计需要适应电源供电1.6v到4.5v的宽电压范围。
3.作为射频前端芯片如射频开关、tuner等都是使用soi工艺，而 soi工艺器件标称耐压为2.5v，故作为soi工艺的射频前端芯片的 esd部分设计了一种特征为采用2.5v器件的rc触发电源钳位电路位的二级堆叠配置的增强型esd电源钳位电路解决宽电压范围影响电路正常工作的问题。
4.但是该增强型esd电源钳位电路的实际使用时可靠性较低。


技术实现要素：

5.鉴于背景技术的不足，本实用新型提供了一种用于soi射频前端芯片的增强型esd保护电路。本实用新型提供了如下技术方案：
6.一种用于soi射频前端芯片的增强型esd保护电路，包括电路本体，电路本体包括vdd电源轨、vss电源轨，vdd电源轨和vss电源轨之间依次并联有静电放电检测电路、nmos晶体管电路，nmos晶体管电路包括若干nmos晶体管，nmos晶体管的栅极与nmos晶体管的源极之间连接有电阻。
7.具体的，电路本体采用rc触发电源钳位电路位的二级堆叠配置， nmos晶体管包括nmos晶体管nm0、nmos晶体管nm1，nmos晶体管nm0 的栅极与nmos晶体管nm0的源极之间连接有电阻r0，nmos晶体管 nm1的栅极与nmos晶体管nm1的源极之间连接有电阻r1。
8.具体的，静电放电检测电路包括偏置电路、rc网络、驱动器，偏置电路、rc网络、驱动器依次并联在vdd电源轨和vss电源轨之间。
9.具体的，偏置电路包括一级偏置电路、二级偏置电路，一级偏置电路包括二极管d0、电阻r2，二极管d0正极与vdd电源轨连接，二极管d0负极与电阻r2的一端连接，电阻r2的另一端与二级偏置电路连接，二级偏置电路包括二极管d1、电阻r3，二极管d1正极与一级偏置电路连接，二极管d1负极与电阻r3的一端连接，电阻r3的另一端与vss电源轨连接。
10.具体的，电路本体包括若干二极管，nmos晶体管数量与二极管数量对应，二极管的正极与nmos晶体管的源极连接，二极管的负极与nmos晶体管的漏极连接。
11.本实用新型与现有技术相比，具有以下有益效果：
12.通过在nmos晶体管栅极与nmos晶体管的源极之间设置电阻，使得nmos晶体管电路中的nmos晶体管之间电压更为均匀，提高电路本体的可靠性，以及让该电路在低电压状态下被启动时，启动速度更快，既可以减少电流损失，又可以减少nmos晶体管被烧毁的风险，使该一种用于soi射频前端芯片的增强型esd保护电路能够在实际应用时稳定工作。
附图说明
13.本实用新型有如下附图：
14.图1为本实用新型的结构示意图；
15.图2为本实用新型的低电压1.6v启动时的仿真结果图；
16.图3为现有的一种特征为采用2.5v器件器件的rc触发电源钳位电路位的二级堆叠配置的增强型esd电源钳位电路的电路图。
具体实施方式
17.下面结合具体实施方式对本专利的技术方案作进一步详细地说明。
18.如图1所示，本实施方案中：
19.一种用于soi射频前端芯片的增强型esd保护电路，包括电路本体，电路本体包括vdd电源轨、vss电源轨，vdd电源轨和vss电源轨之间依次并联有静电放电检测电路、nmos晶体管电路，nmos晶体管电路包括若干nmos晶体管，nmos晶体管的栅极与nmos晶体管的源极之间连接有电阻。
20.电路本体采用rc触发电源钳位电路位的二级堆叠配置，nmos晶体管包括nmos晶体管nm0、nmos晶体管nm1，nmos晶体管nm0的栅极与nmos晶体管nm0的源极之间连接有电阻r0，nmos晶体管nm1的栅极与nmos晶体管nm1的源极之间连接有电阻r1。
21.静电放电检测电路包括偏置电路、rc网络、驱动器，偏置电路、 rc网络、驱动器依次并联在vdd电源轨和vss电源轨之间。
22.偏置电路包括一级偏置电路、二级偏置电路，一级偏置电路包括二极管d0、电阻r2，二极管d0正极与vdd电源轨连接，二极管d0 负极与电阻r2的一端连接，电阻r2的另一端与二级偏置电路连接，二级偏置电路包括二极管d1、电阻r3，二极管d1正极与一级偏置电路连接，二极管d1负极与电阻r3的一端连接，电阻r3的另一端与 vss电源轨连接。其中，如图3所示的现有技术，偏置电路由四个mos 管组成，mos管的vgs随温度变化较大，在启动电压较低的情况下，例如当电路在1.6v启动时，该四个mos管可能不会导通，而使用二极管和电阻串联的电路代替现有技术，可以回避该问题，缩小压降，电流能得到更好地控制。另外，使用二极管和电阻的组合偏置电路比纯用电阻做偏压能节省芯片面积，具有很强的工程实践意义。
23.电路本体包括若干二极管，nmos晶体管数量与二极管数量对应，二极管的正极与nmos晶体管的源极连接，二极管的负极与nmos晶体管的漏极连接。其中，在电路工作过程中，仍然有小电流不可避免地流经nmos晶体管，若存在工艺偏差，不仅会导致中间偏置电压不为 vdd/2，还有可能导致nmos晶体管损毁，因此，通过设置二极管辅助泄放，就可以使nmos晶体管nm0、nm1的中间偏置电压为vdd/2，同时在一定程度上保护了nmos晶体。
24.该一种用于soi射频前端芯片的增强型esd保护电路，电路最左侧常通偏置电流。
在实际进行可靠性实验时，vdd实际使用1.1倍目标电压值，例如试验该电路在目标电压值4.5v时的可靠性时，实际采用的电压vdd＝5v。当vdd＝5v时，其电流为1.5ua，大于电路中mos 管的漏电流，保证中间偏置电压为vdd/2。
25.本实用新型的工作原理：
26.以如图3所示的现有电路为例，nmos晶体管的栅极与nmos晶体管的源极之间未连接有电阻，当vdd电压值为高电压时，静电放电检测电路的中间偏置电压为vdd/2,nm0与nm1中间连线的电平为 vdd/2-vgs，电压较为不均匀。
27.而当如图1所示的该一种用于soi射频前端芯片的增强型esd保护电路，增加了电阻r0、r1后，nm1能得到很好地关闭，vgs将基本为0v，nm0与nm1中间连线电平通过电阻r0和驱动器中的nmos管后将基本能保证为vdd/2,nm0与nm1所在电路的电压更均匀，电路可靠性提高。
28.另一方面，stacked_rc_clamp esd电路需要考虑power on启动事件，场景为该一种用于soi射频前端芯片的增强型esd保护电路在 vdd为低电压时启动，以1.6v启动时为例，假如没有电阻r0与电阻 r1，nm0、nm1关闭得更晚，如图2所示，iin-withoutr曲线相比 iun-withr曲线更晚达到预定值，nm0、nm1关闭所需时间更久，需要更长的上电时间，电路建立较慢，不仅会损失额外电流，而且nm0、 nm1长时间没关闭也会有烧毁的风险。
29.该一种用于soi射频前端芯片的增强型esd保护电路，通过在 nmos晶体管栅极与nmos晶体管的源极之间设置电阻，使得nmos晶体管电路中的nmos晶体管之间电压更为均匀，提高电路本体的可靠性，以及让该电路在低电压状态下被启动时，启动速度更快，既可以减少电流损失，又可以减少nmos晶体管被烧毁的风险，使该一种用于soi射频前端芯片的增强型esd保护电路能够在实际应用时稳定工作。
30.上述依据本实用新型为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。