一种母线电容预充电路的制作方法

1.本实用新型涉及电机控制器保护技术领域，尤其涉及一种母线电容预充电路。


背景技术：

2.电机控制中，为了防止上电期间，在对驱动部分进行供电的母线电容上形成过大的电流冲击，进而导致驱动部分硬件电路不可逆的损坏，需要设计对应的预充电路，来减小在母线电容充电过程中形成的冲击电流。然而，相关技术中的预充电路通常结构复杂、功能单一且功耗偏高，实用效果不佳。


技术实现要素：

3.本实用新型实施例提供一种母线电容预充电路，以实现一种结构简单、功耗较低且多功能的母线电容预充电路。
4.本实用新型实施例提供的母线电容预充电路包括：控制单元、逻辑单元、第一开关单元、第二开关单元、第三开关单元和电容单元；
5.所述控制单元的输入端接入供电电源；
6.所述逻辑单元的第一输入端连接所述控制单元的第一输出端，所述逻辑单元的第二输入端连接所述控制单元的第二输出端；所述控制单元用于向所述逻辑单元输出电平信号和pwm信号；
7.所述第一开关单元的控制端连接所述逻辑单元的输出端，所述第一开关单元的第一端接入第一电源信号；所述逻辑单元用于根据所述电平信号和所述pwm信号输出控制信号，所述第一开关单元响应所述控制信号而导通或者关断；
8.所述第二开关单元的控制端连接所述第一开关单元的第二端，所述第二开关单元的第一端连接所述控制单元的第三输出端；
9.所述第三开关单元的第一输入端连接所述第二开关单元的第二端，所述第三开关单元的第二输入端接入所述供电电源，所述第三开关单元的输出端连接母线电容和供电输出端；
10.所述电容单元的第一端连接所述第三开关单元的控制端，所述电容单元的第二端接入所述第一电源信号。
11.可选地，所述控制单元包括：电源子单元和微处理子单元；
12.所述电源子单元的输入端作为所述控制单元的输入端，所述电源子单元的第一输出端作为所述控制单元的第一输出端，所述电源子单元的第三输出端作为所述控制单元的第三输出端；所述电源子单元用于向所述逻辑单元输出所述电平信号并向所述微处理子单元供电；
13.所述微处理子单元的输入端连接所述电源子单元的第二输出端，所述微处理子单元的输出端作为所述控制单元的第二输出端；所述微处理子单元用于向所述逻辑单元输出所述pwm信号。
14.可选地，所述逻辑单元包括：与门；
15.所述与门的第一输入端作为所述逻辑单元的第一输入端，所述与门的第二输入端作为所述逻辑单元的第二输入端，所述与门的输出端作为所述逻辑单元的输出端。
16.可选地，还包括：第一电阻单元和第二电阻单元；
17.所述第一电阻单元的第一端连接所述逻辑单元的第一输入端，所述第一电阻单元的第二端接入所述第一电源信号；
18.所述第二电阻单元的第一端连接所述控制单元的第一输出端，所述第二电阻单元的第二端接入第二电源信号。
19.可选地，所述第一开关单元包括：第三电阻单元、第四电阻单元和三极管；
20.所述第三电阻单元的第一端作为所述第一开关单元的控制端；
21.所述第四电阻单元的第一端连接所述第三电阻单元的第二端；
22.所述三极管的控制端连接所述第三电阻单元的第二端，所述三极管的第一端作为所述第一开关单元的第一端，所述三极管的第二端作为所述第一开关单元的第二端，所述三极管的第一端连接所述第四电阻的第二端。
23.可选地，所述第二开关单元包括：第五电阻单元、第六电阻单元和第一薄膜晶体管；
24.所述第五电阻单元的第一端作为所述第二开关单元的控制端；
25.所述第六电阻单元的第一端连接所述第五电阻单元的第二端；
26.所述第一薄膜晶体管的控制端连接所述第五电阻单元的第二端，所述第一薄膜晶体管的第一端作为所述第二开关单元的第一端，所述第一薄膜晶体管的第二端作为所述第二开关单元的第二端，所述一薄膜晶体管的第二端连接所述第六电阻单元的第二端。
27.可选地，所述第三开关单元包括：第七电阻单元、第八电阻单元、第二薄膜晶体管和第三薄膜晶体管；
28.所述第七电阻单元的第一端作为所述第三开关单元的第一输入端；
29.所述第八电阻单元的第一端连接所述第七电阻单元的第二端；
30.所述第二薄膜晶体管的控制端作为所述第三开关单元的控制端，所述第二薄膜晶体管的控制端连接所述第七电阻单元的第二端，所述第二薄膜晶体管的第一端作为所述第三开关单元的第二输入端，所述第二薄膜晶体管的第二端连接所述第八电阻单元的第二端；
31.所述第三薄膜晶体管的控制端连接所述第七电阻的第二端，所述第三薄膜晶体管的第一端连接所述第八电阻单元的第二端，所述第三薄膜晶体管的第二端作为所述第三开关单元的输出端。
32.可选地，所述电容单元包括：第一电容；
33.所述第一电容的第一端作为所述电容单元的第一端，所述第一电容的第二端作为所述电容单元的第二端。
34.可选地，还包括：稳压单元；
35.所述稳压单元的第一端连接所述第三薄膜晶体管的第一端，所述稳压单元的第二端连接所述第三薄膜晶体管的控制端。
36.可选地，所述稳压单元包括：稳压二极管；
37.所述稳压二极管的第一极作为所述稳压单元的第一端，所述稳压二极管的第二极作为所述稳压单元的第二端。
38.本实用新型实施例的技术方案，通过设置控制单元、逻辑单元、第一开关单元、第二开关单元、第三开关单元和电容单元；
39.其中，控制单元的输入端接入供电电源vbat，控制单元的第一输出端连接逻辑单元的第一输入端，控制单元的第二输出端连接逻辑单元的第二输入端，控制单元用于向逻辑单元输出电平信号和pwm信号；
40.逻辑单元的输出端连接第一开关单元的控制端，第一开关单元的第一端接入第一电源信号gnd，第一开关单元的第二端连接第二开关单元的控制端，逻辑单元用于根据电平信号和pwm信号输出控制信号，第一开关单元响应控制信号而导通或者关断；
41.第二开关单元的第一端连接控制单元的第三输出端，第二开关单元的第二端连接第三开关单元的第一输入端，第三开关单元的第二输入端接入供电电源vbat，第三开关单元的输出端连接母线电容和供电输出端，供电输出端用于向驱动部分供电；电容单元的第一端连接第三开关单元的控制端，电容单元的第二端接入第一电源信号gnd；
42.由此使得控制单元可以通过逻辑单元控制第一开关单元的导通或者关断，第二开关单元随之导通或者关断，电容单元的电压逐渐抬高，从而第三开关单元逐渐打开，进而实现母线电容的缓慢充电，本实用新型实施例以此避免了母线电容上产生过大的冲击电流。本实用新型实施例提供的母线电容预充电路，结构简单、功耗较低还能够实现供电电源vbat的短接保护。
43.应当理解，本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征，也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。
附图说明
44.为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
45.图1是本实用新型实施例提供的一种母线电容预充电路的结构示意图；
46.图2是本实用新型实施例提供的另一种母线电容预充电路的结构示意图；
47.图3是本实用新型实施例提供的另一种母线电容预充电路的结构示意图；
48.图4是本实用新型实施例提供的另一种母线电容预充电路的结构示意图。
具体实施方式
49.为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。
50.需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
51.图1是本实用新型实施例提供的一种母线电容预充电路的结构示意图。参考图1，母线电容预充电路包括：控制单元100、逻辑单元200、第一开关单元300、第二开关单元400、第三开关单元500和电容单元600；
52.控制单元100的输入端a1接入供电电源vbat；
53.逻辑单元200的第一输入端连接控制单元100的第一输出端a1，逻辑单元200的第二输入端连接控制单元100的第二输出端a2；控制单元100用于向逻辑单元200输出电平信号和pwm信号；
54.第一开关单元300的控制端b0连接逻辑单元200的输出端，第一开关单元300的第一端b1接入第一电源信号gnd；逻辑单元200用于根据电平信号和pwm信号输出控制信号，第一开关单元300响应控制信号而导通或者关断；
55.第二开关单元400的控制端连接第一开关单元300的第二端b2，第二开关单元400的第一端连接控制单元100的第三输出端a3；
56.第三开关单元500的第一输入端d1连接第二开关单元400的第二端，第三开关单元500的第二输入端d2接入供电电源vbat，第三开关单元500的输出端d3连接母线电容和供电输出端vout；
57.电容单元600的第一端连接第三开关单元500的控制端d0，电容单元600的第二端接入第一电源信号gnd。
58.具体地，控制单元100可以是电源芯片和单片机的组合。逻辑单元200可包括门电路。控制单元100的第一输出端a1向逻辑单元200输出电平信号，例如高电平信号或者低电平信号；控制单元100的第二输出端a2向逻辑单元200输出pwm信号。逻辑单元200根据接收到的电平信号和pwm信号输出控制信号，第一开关单元300响应控制信号而导通或者关断。
59.电容单元600可以是至少一个电容的组合。第二开关单元400随第一开关单元300的导通或者关断而导通或者关断，从而电容单元600进行充电，电容单元600的电压逐渐抬高，使得第三开关单元500从关断到导通，再从导通逐渐到完全打开，由此实现了母线电容的缓慢充电，本实用新型实施例以此避免了母线电容上产生过大的冲击电流。本实用新型实施例提供的母线电容预充电路，结构简单且功耗较低；此外，当供电电源vbat正负极之间短接时，第二开关单元400不导通，从而第三开关单元500不工作，实现了供电电源vbat的短接保护，即母线电容预充电路不仅具有避免母线电容上产生冲击电流的功能，还具有对供电电源vbat短接保护的功能。
60.图2是本实用新型实施例提供的另一种母线电容预充电路的结构示意图。参考图2，可选地，控制单元100包括：电源子单元101和微处理子单元102；
61.电源子单元101的输入端作为控制单元100的输入端a1，电源子单元101的第一输
出端作为控制单元100的第一输出端a1，电源子单元101的第三输出端作为控制单元100的第三输出端a3；电源子单元101用于向逻辑单元200输出电平信号并向微处理子单元102供电；
62.微处理子单元102的输入端连接电源子单元101的第二输出端，微处理子单元102的输出端作为控制单元100的第二输出端a2；微处理子单元102用于向逻辑单元200输出pwm信号。
63.具体地，电源子单元101可包括sbc芯片u1。电源子单元101的输入端可以是sbc芯片u1的vs管脚；电源子单元101的第一输出端可以是sbc芯片u1的fo/gpio(fail output/gpio)管脚，fo/gpio(fail output/gpio)管脚为故障输出和通用io口复用引脚；电源子单元101的第三输出端可以是sbc芯片u1的vcp(charge pump output)管脚，vcp管脚为电荷泵输出，可以驱动高边mosfet。
64.微处理子单元102可以是微处理器，即可以是单片机u3。微处理子单元102的输入端可以是单片机u3的vcc管脚，微处理子单元102的输出端可以是单片机u3的i/o管脚。本实施例中可以是，供电电源vbat经过sbc芯片u1转换电源供电于单片机u3工作，单片机u3工作后，软件控制rlyctl输出pwm信号。本实施例中，控制单元100包括sbc芯片u1和单片机u3，使得母线电容预充电路在工作时和不工作时都具有较低的功耗。
65.继续参考图2，可选地，逻辑单元200包括：与门u2；与门u2的第一输入端作为逻辑单元200的第一输入端，与门u2的第二输入端作为逻辑单元200的第二输入端，与门u2的输出端作为逻辑单元200的输出端。
66.具体地，与门u2(and gate)同高为高特性。与门u2同时根据控制单元100输出的pwm信号和高电平信号，来控制第一开关单元300的导通或者关断，从而控制第二开关单元400的导通或者关断。
67.继续参考图2，可选地，母线电容预充电路还包括：第一电阻单元和第二电阻单元；第一电阻单元的第一端连接逻辑单元200的第一输入端，第一电阻单元的第二端接入第一电源信号gnd；第二电阻单元的第一端连接控制单元100的第一输出端a1，第二电阻单元的第二端接入第二电源信号vcc。
68.具体地，第一电阻单元可以由至少一个电阻组成；示例性地，第一电阻单元包括第一电阻r1，第一电阻r1的第一端作为第一电阻单元的第一端，第一电阻r1的第二端作为第一电阻单元的第二端。第二电阻单元为上拉电阻单元，第二电阻单元可以由至少一个电阻组成；示例性地，第二电阻单元包括第二电阻r2，第二电阻r2的第一端作为第二电阻单元的第一端，第二电阻r2的第二端作为第二电阻单元的第二端。
69.图3是本实用新型实施例提供的另一种母线电容预充电路的结构示意图。参考图3，可选地，第一开关单元300包括：第三电阻单元301、第四电阻单元302和三极管q1；
70.第三电阻单元301的第一端作为第一开关单元300的控制端b0；
71.第四电阻单元302的第一端连接第三电阻单元301的第二端；
72.三极管q1的控制端连接第三电阻单元301的第二端，三极管q1的第一端作为第一开关单元300的第一端b1，三极管q1的第二端作为第一开关单元300的第二端b2，三极管q1的第一端连接第四电阻r4的第二端。
73.具体地，第三电阻单元301可以由至少一个电阻组成；示例性地，第三电阻单元301
包括第三电阻r3，第三电阻r3的第一端作为第三电阻单元301的第一端，第三电阻r3的第二端作为第三电阻单元301的第二端。第四电阻单元302可以由至少一个电阻组成；示例性地，第四电阻单元302包括第四电阻r4，第四电阻r4的第一端作为第四电阻单元302的第一端，第四电阻r4的第二端作为第四电阻单元302的第二端。示例性地，三极管q1为npn管。三极管q1根据逻辑单元200输出的控制信号而导通或者关断。
74.图4是本实用新型实施例提供的另一种母线电容预充电路的结构示意图。参考图4，可选地，第二开关单元400包括：第五电阻单元401、第六电阻单元402和第一薄膜晶体管m1；
75.第五电阻单元401的第一端作为第二开关单元400的控制端；
76.第六电阻单元402的第一端连接第五电阻单元401的第二端；
77.第一薄膜晶体管m1的控制端连接第五电阻单元401的第二端，第一薄膜晶体管m1的第一端作为第二开关单元400的第一端，第一薄膜晶体管m1的第二端作为第二开关单元400的第二端，一薄膜晶体管的第二端连接第六电阻单元402的第二端。
78.具体地，第五电阻单元401可以由至少一个电阻组成；示例性地，第五电阻单元401包括第五电阻r5，第五电阻r5的第一端作为第五电阻单元401的第一端，第五电阻r5的第二端作为第五电阻单元401的第二端。第六电阻单元402可以由至少一个电阻组成；示例性地，第六电阻单元402包括第六电阻r6，第六电阻r6的第一端作为第六电阻单元402的第一端，第六电阻r6的第二端作为第六电阻单元402的第二端。示例性地，第一薄膜晶体管m1为pmos管。第一薄膜晶体管m1随第一开关单元300的导通或者关断而导通或者关断，从而电容单元600进行充电，电容单元600的电压逐渐抬高，使得第三开关单元500从关断到导通，再从导通逐渐到完全打开，由此实现了母线电容的缓慢充电。
79.继续参考图4，可选地，第三开关单元500包括：第七电阻单元501、第八电阻单元502、第二薄膜晶体管m2和第三薄膜晶体管m3；
80.第七电阻单元501的第一端作为第三开关单元500的第一输入端d1；
81.第八电阻单元502的第一端连接第七电阻单元501的第二端；
82.第二薄膜晶体管m2的控制端作为第三开关单元500的控制端d0，第二薄膜晶体管m2的控制端连接第七电阻单元501的第二端，第二薄膜晶体管m2的第一端作为第三开关单元500的第二输入端d2，第二薄膜晶体管m2的第二端连接第八电阻单元502的第二端；
83.第三薄膜晶体管m3的控制端连接第七电阻r7的第二端，第三薄膜晶体管m3的第一端连接第八电阻单元502的第二端，第三薄膜晶体管m3的第二端作为第三开关单元500的输出端d3。
84.具体地，第七电阻单元501和第八电阻单元502组成一个分压电路。分压电路使得第二薄膜晶体管m2的g极和第三薄膜晶体管m3的s极之间产生合适的电压使得第二薄膜晶体管m2和第三薄膜晶体管m3均导通。第七电阻单元501可以由至少一个电阻组成；示例性地，第七电阻单元501包括第七电阻r7，第七电阻r7的第一端作为第七电阻单元501的第一端，第七电阻r7的第二端作为第七电阻单元501的第二端。第八电阻单元502可以由至少一个电阻组成；示例性地，第八电阻单元502包括第八电阻r8，第八电阻r8的第一端作为第八电阻单元502的第一端，第八电阻r8的第二端作为第八电阻单元502的第二端。示例性地，第二薄膜晶体管m2和第三薄膜晶体管m3均为nmos管，第二薄膜晶体管m2中的二极管的阳极和
第三薄膜晶体管m3中的二极管的阳极面对面设置。
85.继续参考图4，可选地，母线电容预充电路还包括：稳压单元；稳压单元的第一端连接第三薄膜晶体管m3的第一端，稳压单元的第二端连接第三薄膜晶体管m3的控制端。
86.具体地，稳压单元用于箝位第二薄膜晶体管m2的g极和第三薄膜晶体管m3的s极之间的电压值不超过器件许可值。
87.继续参考图4，可选地，稳压单元包括：稳压二极管d1；稳压二极管d1的第一极作为稳压单元的第一端，稳压二极管d1的第二极作为稳压单元的第二端。
88.示例性地，稳压二极管d1的第一极为稳压二极管d1的阳极，稳压二极管d1的第二极为稳压二极管d1的阴极。
89.继续参考图4，可选地，电容单元600包括：第一电容c1；第一电容c1的第一端作为电容单元600的第一端，第一电容c1的第二端作为电容单元600的第二端。
90.继续参考图4，可选地，母线电容预充电路还包括：第一二极管d2；控制单元100的输入端a1通过第一二极管d2接入供电电源vbat。
91.继续参考图4，本实用新型实施例提供的母线电容预充电路的工作原理至少包括：
92.供电电源vbat(母线电压)经过sbc芯片u1转换电源供电于单片机u3工作，单片机u3工作后，软件控制rlyctl输出pwm信号，同时和sbc自身输出的高电平gpio信号通过与门u2共同来控制三极管q1的导通和关断继而控制第一薄膜晶体管m1的导通和关断。在第一薄膜晶体管m1不间断的导通和关断时，给第一电容c1充电，一点点的抬升第一电容c1的电压，继而慢慢打开第二薄膜晶体管m2管让供电电源vbat缓慢的给母线电容充电，以此来减少每次上电时对母线电容充电的冲击。直至第二薄膜晶体管m2和第三薄膜晶体管m3完全打开，持续供电于母线电容，母线电容电压供于系统驱动部分供电。当供电电源vbat正负极之间短接时，第一薄膜晶体管m1处于截止状态，故而第二薄膜晶体管m2和第三薄膜晶体管m3不工作，实现供电电源vbat反接保护。其中，第二薄膜晶体管m2和第三薄膜晶体管m3是两个串联的nmos管。第三薄膜晶体管m3的作用是在2个mosfet管关闭的情况下,可以防止vout的电串到vbat上面，利用的是第三薄膜晶体管m3的二极管反向截止特性。
93.上述具体实施方式，并不构成对本实用新型保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等，均应包含在本实用新型保护范围之内。