一种分段式功率因数校正电路的制作方法

1.本实用新型涉及功率因数校正电路领域，特别涉及一种分段式功率因数校正电路。


背景技术：

2.现有开关电源中的功率因数校正电路大多数是不分段的，在很宽的输入电压的情况下，低输入电压时功率因数校正电路的效率低、发热高；而高输入电压时，功率因数偏低、谐波偏高，因此，急需一种分段式功率因数校正电路来解决上述问题。


技术实现要素：

3.本实用新型旨在至少解决现有技术中存在的技术问题之一。为此，本实用新型提出一种分段式功率因数校正电路。
4.本实用新型的一种实施例解决其技术问题所采用的技术方案是：一种分段式功率因数校正电路，包括：
5.输入模块，连接于市电；
6.比较模块，与输入模块连接；
7.功率因数校正模块，与输入模块以及比较模块连接，负载接入功率因数校正模块；
8.比较模块接入基准电压源vref，用于比较经比较模块的降压、滤波后的市电以及基准电压源vref，并反馈至功率因数校正模块，功率因数校正模块可在降压、滤波后的市电低于基准电压源vref时降低输出电压，或功率因数校正模块可在降压、滤波后的市电高于基准电压源vref时提高输出电压。
9.进一步地，输入模块包括整流桥db1以及滤波电容c1，整流桥db1的输入端分别接入市电的火线l和零线n，整流桥db1的输出端分别接入滤波电容c1的两端以及与比较模块和功率因数校正模块连接。
10.进一步地，比较模块包括电阻r1-4、电容c2、比较器u1以及mos管q2，电阻r1的一端分别与输入模块以及功率因数校正模块连接，电阻r1的另一端分别与电容c2的一端、电阻r2的一端以及比较器u1的正相输入端连接，比较器u1的电源端接入电源vcc，电容c2的另一端分别与电阻r2的另一端、基准电压源vref的一端、比较器u1的接地端、mos管q2的源极以及功率因数校正模块连接，基准电压源vref的另一端与比较器u1的反相输入端连接，比较器u1的输出端经电阻r3与mos管q2的栅极连接，mos管q2的漏极经电阻r4与功率因数校正模块连接。
11.进一步地，功率因数校正模块包括主控芯片u2、电感l1、mos管q1、二极管d1、电阻r5-7以及电容c3，电感l1的一端与输入模块连接，电感l1的另一端分别与二极管d1的阳极以及mos管q1的漏极连接，mos管q1的栅极与主控芯片u2的gate引脚连接，mos管q1的源极与电阻r5的一端以及主控芯片u2的cs引脚连接，二极管d1的阴极分别与二极管d6的一端、电容c3的一端以及负载的一端连接，电阻r6的另一端分别与主控芯片u2的fb引脚、电阻r7的
一端以及电阻r4的另一端连接，电阻r5的另一端分别与mos管q2的源极、电阻r7的另一端、电容c3的另一端、接地端以及负载的另一端连接。
12.进一步地，比较模块包括电阻r1-4、电容c2、比较器u1以及mos管q2，电阻r1的一端分别与输入模块以及功率因数校正模块连接，电阻r1的另一端分别与电容c2的一端、电阻r2的一端以及比较器u1的正相输入端连接，比较器u1的电源端接入电源vcc，电容c2的另一端分别与电阻r2的另一端、基准电压源vref的一端、比较器u1的接地端、mos管q2的源极以及功率因数校正模块连接，基准电压源vref的另一端与比较器u1的反相输入端连接，比较器u1的输出端经电阻r3与mos管q2的栅极连接，mos管q2的漏极经电阻r4与功率因数校正模块连接。
13.进一步地，功率因数校正模块包括主控芯片u2、电感l1、mos管q1、二极管d1、电阻r5-8以及电容c3，电感l1的一端与输入模块连接，电感l1的另一端分别与二极管d1的阳极以及mos管q1的漏极连接，二极管d1的阴极分别与二极管d6的一端、电容c3的一端以及负载的一端连接，电阻r6的另一端分别与主控芯片u2的fb引脚、电阻r4的另一端以及电阻r7的一端连接，主控芯片u2的cs引脚经电阻r8分别与输入模块以及电阻r5的一端连接，电阻r5的另一端分别与电阻r7的另一端、mos管q1的源极、mos管q2的源极、电容c3的另一端、接地端以及负载的另一端连接，mos管q1的栅极与主控芯片u2的gate引脚连接。
14.本实用新型的有益效果：一种分段式功率因数校正电路，包括输入模块，连接于市电；比较模块，与输入模块连接；功率因数校正模块，与输入模块以及比较模块连接，负载接入功率因数校正模块；比较模块接入基准电压源vref，用于比较经比较模块的降压、滤波后的市电以及基准电压源vref，并反馈至功率因数校正模块，功率因数校正模块可在降压、滤波后的市电低于基准电压源vref时降低输出电压，或功率因数校正模块可在降压、滤波后的市电高于基准电压源vref时提高输出电压；通过检测输入电压的高低来控制功率因数校正模块的输出采样电阻的阻值来实现分段升压，从而实现分段式功率因数校正，具有电路简单、成本低的优点。
附图说明
15.本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
16.图1为一种分段式功率因数校正电路第一实施例的电路图；
17.图2为一种分段式功率因数校正电路第二实施例的电路图。
具体实施方式
18.本部分将详细描述本实用新型的具体实施例，本实用新型之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本实用新型的每个技术特征和整体技术方案，但其不能理解为对本实用新型保护范围的限制。
19.在本实用新型的描述中，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或
者隐含指明所指示的技术特征的先后关系。
20.在本实用新型的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
21.本实用新型中，除非另有明确的限定，“设置”、“安装”、“连接”等词语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连；可以是固定连接，也可以是可拆卸连接，还可以是一体成型；可以是机械连接；可以是两个元件内部的连通或两个元件的相互作用关系。所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本实用新型中的具体含义。
22.参照图1至图2，一种分段式功率因数校正电路，包括：
23.输入模块10，连接于市电；
24.比较模块20，与输入模块10连接；
25.功率因数校正模块30，与输入模块10以及比较模块20连接，负载接入功率因数校正模块30；
26.比较模块20接入基准电压源vref，用于比较经比较模块20的降压、滤波后的市电以及基准电压源vref，并反馈至功率因数校正模块30，功率因数校正模块30可在降压、滤波后的市电低于基准电压源vref时降低输出电压，或功率因数校正模块30可在降压、滤波后的市电高于基准电压源vref时提高输出电压。
27.输入模块10包括整流桥db1以及滤波电容c1，整流桥db1的输入端分别接入市电的火线l和零线n，整流桥db1的输出端分别接入滤波电容c1的两端以及与比较模块20和功率因数校正模块30连接。
28.比较模块20包括电阻r1-4、电容c2、比较器u1以及mos管q2，电阻r1的一端分别与输入模块10以及功率因数校正模块30连接，电阻r1的另一端分别与电容c2的一端、电阻r2的一端以及比较器u1的正相输入端连接，比较器u1的电源端接入电源vcc，电容c2的另一端分别与电阻r2的另一端、基准电压源vref的一端、比较器u1的接地端、mos管q2的源极以及功率因数校正模块30连接，基准电压源vref的另一端与比较器u1的反相输入端连接，比较器u1的输出端经电阻r3与mos管q2的栅极连接，mos管q2的漏极经电阻r4与功率因数校正模块30连接。
29.功率因数校正模块30包括主控芯片u2、电感l1、mos管q1、二极管d1、电阻r5-7以及电容c3，电感l1的一端与输入模块10连接，电感l1的另一端分别与二极管d1的阳极以及mos管q1的漏极连接，mos管q1的栅极与主控芯片u2的gate引脚连接，mos管q1的源极与电阻r5的一端以及主控芯片u2的cs引脚连接，二极管d1的阴极分别与二极管d6的一端、电容c3的一端以及负载的一端连接，电阻r6的另一端分别与主控芯片u2的fb引脚、电阻r7的一端以及电阻r4的另一端连接，电阻r5的另一端分别与mos管q2的源极、电阻r7的另一端、电容c3的另一端、接地端以及负载的另一端连接。
30.参照图1，作为本实用新型的第一实施例，为功率因数校正电路在临界模式下的实施例，在该实施例中：
31.1、市电经过二极管db1的整流以及电容c1的滤波后，一路输入到由电感l1、二极管
d1、mos管q1、电容c3、主控芯片u2、电阻r5、电阻r6、电阻r7等器件组成的功率因数校正模块20，其中mos管q1与电感l1、二极管d1、电容c3形成boost架构的升压电路并起到功率因数校正的作用；主控芯片u2的gtae引脚输出pwm信号控制mos管q1的开关，实现对功率因数校正电路的控制；主控芯片u2的fb脚通过电阻r6与电阻r7分压采样功率因数校正电路的输出电压，实现输出电压的闭环控制，稳定输出电压；主控芯片u2的cs引脚采集功率因数校正电路，流经电阻r5的电流产生的压降，来实现过流、过功率保护。
32.2、市电经过整流桥db1的整流以及电容c1的滤波后，另一路输入到由比较器u1、基准源vref、mos管q2、电阻r1、电阻r2、电阻r3、电阻r4、电容c2等器件组成的分段控制电路，整流滤波后的电压经过电阻r1、电阻r2、电容c2分压滤波后得到一个电压信号输入到比较器u1的正相输入端，与芯片u2的反相输入端相连的基准源vref进行比较；当市电低于某个阈值，比较器u1正相输入端的电压信号低于反相输入端连接的基准源电压vref，此时主控芯片u2输出低电平，通过电阻r3与之相连的mos管q2不导通，功率因数校正电路维持一个较低输出电压的状态工作，有助于市电较低时整机的效率；当市电高于某个阈值，导致比较器u1正相输入端的电压信号高于反相输入端连接的基准源电压vref，此时主控芯片u2输出高电平，通过电阻r3驱动mos管q2使其导通，mos管q2导通，等同于将电阻r4与电阻r7并联，此时功率因数校正电路输出电压将升高，有助于市电在较高电压时提升整机的功率因数及降低谐波含量，从而实现分段式功率因数校正。
33.参照图2，作为本实用新型的第二实施例，为功率因数校正电路在连续模式下的实施例，在该实施例中：
34.比较模块20包括电阻r1-4、电容c2、比较器u1以及mos管q2，电阻r1的一端分别与输入模块10以及功率因数校正模块30连接，电阻r1的另一端分别与电容c2的一端、电阻r2的一端以及比较器u1的正相输入端连接，比较器u1的电源端接入电源vcc，电容c2的另一端分别与电阻r2的另一端、基准电压源vref的一端、比较器u1的接地端、mos管q2的源极以及功率因数校正模块30连接，基准电压源vref的另一端与比较器u1的反相输入端连接，比较器u1的输出端经电阻r3与mos管q2的栅极连接，mos管q2的漏极经电阻r4与功率因数校正模块30连接。
35.功率因数校正模块30包括主控芯片u2、电感l1、mos管q1、二极管d1、电阻r5-8以及电容c3，电感l1的一端与输入模块10连接，电感l1的另一端分别与二极管d1的阳极以及mos管q1的漏极连接，二极管d1的阴极分别与二极管d6的一端、电容c3的一端以及负载的一端连接，电阻r6的另一端分别与主控芯片u2的fb引脚、电阻r4的另一端以及电阻r7的一端连接，主控芯片u2的cs引脚经电阻r8分别与输入模块10以及电阻r5的一端连接，电阻r5的另一端分别与电阻r7的另一端、mos管q1的源极、mos管q2的源极、电容c3的另一端、接地端以及负载的另一端连接，mos管q1的栅极与主控芯片u2的gate引脚连接。
36.功率因数校正的几种模式电路是现有技术，在此不做过多叙述，本实用新型的优点在于：通过检测输入电压的高低，来控制功率因数校正电路输出采样电阻的阻值来实现分段升压，从而实现分段式功率因数校正。
37.当然，本实用新型并不局限于上述实施方式，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可作出等同变形或替换，这些等同的变形和替换均包含在本技术权利要求所限定的范围内。