电荷泵浦结构和EEPROM的制作方法

本技术实施例涉及电子，具体而言，涉及一种电荷泵浦结构和eeprom(electrically erasable programmable read only memory，带电可擦可编程只读存储器)。

背景技术：

1、现今计算机及电子产品蓬勃发展，对rom(read only memory，只读存储器)的需求已不像以往主要用于程序内存，越来越多的电子产品已将rom作为资料内存使用，更甚至有人提出以rom来取代计算机产品中dram的可行性。事实上，rom在此方面的运用，无论是cell(单元)的面积或非依电性(nonvolatile memory)的特性都在显现rom的发展优势，但目前仍有许多瓶颈尚无法克服，如读写时间、写入次数等。尽管如此，还是已有许多对速度及写入次数要求不高的产品大量运用rom作为资料内存，如pda(personal digital assistant，掌上电脑)、数位相机、audio player(音频播放器)以及行动电话等等。

2、随着半导体技术的进步，flash rom(快速擦写只读编程器)的应用也随之普遍，基本各类电子产品中皆用到了flash rom，由于制程技术的精进，使得小尺寸大容量的flashrom产品诞生，进而在signal chip platform(信号芯片平台)的应用中得到多的便利，但同样的，当迈入50nm制程的时刻，短channel(沟道)的互耦问题也跟着日益严重，因此，floating gate(浮栅)已渐渐无法在更小的制程中得到优势，取而代之的是sonos(silicon-oxide-nitride-oxide-silicon，硅-氧化物-氮化物-氧化物-氧化物-硅)的制程技术，在应用中，为加快读写速度(尤其是写)，多channel的设计及增加资料汇流排(databus)宽度是目前最常见也最容易的方法。

3、但随着资料汇流排宽度增加，由于资料汇流排宽度的不同，flash rom在擦除以及烧录过程中所需的电流也不同，电流的变化使得内存单元的源极线电压在不同资料条件下会发生变化，对flash rom的可靠度产生影响。

技术实现思路

1、本技术实施例提供了一种电荷泵浦结构和eeprom，以至少解决相关技术中资料汇流排宽度的不同使得flash rom擦写过程源极电压发生变化，影响flash rom的可靠度的问题。

2、根据本技术的一个实施例，提供了一种电荷泵浦结构，包括：升压电路，包括时钟输入端、电压输入端和电压输出端，所述升压电路的电压输入端用于与第一电源电连接，所述升压电路用于接收所述第一电源的输入电压，根据所述时钟输入端接收到的时钟信号，对所述输入电压进行升压得到输出电压后输出；转换电路，用于接收写入数据，还用于根据所述写入数据中目标电平的数量，输出参考电压，所述参考电压与所述数量为线性关系，所述写入数据包括多个逻辑电平，多个所述逻辑电平包括所述目标电平；比较电路，包括第一输入端、第二输入端和输出端，所述比较电路的第一输入端与所述转换电路的输出端电连接，所述比较电路的第二输入端与所述升压电路的电压输出端电连接，所述比较电路用于接收所述参考电压和所述输出电压，对所述参考电压和所述输出电压进行比较，并输出比较结果；控制电路，所述控制电路的输入端与所述比较电路的输出端电连接，所述控制电路的输出端与所述时钟输入端电连接，所述控制电路用于根据所述比较结果确定是否输出所述时钟信号，以控制所述升压电路的升压数值。

3、在一个示例性实施例中，所述转换电路包括：第一电流源；多个第一电流镜，所述第一电流镜包括第一开关管和第二开关管，所述第一开关管的控制端一一对应地接收所述逻辑电平，所述第一开关管的第一端与所述第二开关管的第一端电连接，所述第一开关管的第二端用于与第二电源电连接，所述第二开关管的控制端与所述第一电流源的输出端电连接；至少一个第二电流镜，所述第二电流镜包括第三开关管和第四开关管，所述第三开关管的控制端用于与第三电源电连接，所述第三开关管的第一端与所述第四开关管的第一端电连接，所述第三开关管的第二端用于与所述第二电源电连接，所述第四开关管的控制端与所述第一电流源的输出端电连接；第一分压模块，所述第一分压模块的第一端为所述转换电路的输出端，所述第一分压模块的第一端分别与各所述第二开关管的第二端以及各所述第四开关管的第二端电连接。

4、在一个示例性实施例中，所述第一电流源包括：第五开关管，所述第五开关管的第一端用于与第三电源电连，所述第五开关管的控制端与所述第五开关管的第二端电连接，所述第五开关管的控制端为所述第一电流源的输出端；第六开关管，所述第六开关管的掺杂类型与所述五开关管的掺杂类型不同，所述第六开关管的第一端与所述第五开关管的第二端电连接，所述第六开关管的第二端接地，所述第六开关管的控制端与所述第六开关管的第一端电连接。

5、在一个示例性实施例中，所述转换电路还包括以下至少之一：第二分压模块，所述第一分压模块的第一端通过所述第二分压模块，与各所述第二开关管的第二端以及各所述第四开关管的第二端电连接；第七开关管，所述第七开关管的第一端与所述第一分压模块的第二端电连接，所述第七开关管的第二端接地，所述第七开关管的控制端用于与第五电源电连接。

6、在一个示例性实施例中，所述第一电流镜可通过的最大电流小于所述第二电流镜可通过的最大电流。

7、在一个示例性实施例中，所述时钟输入端有多个，所述控制电路包括：与非门电路，所述与非门电路的第一输入端为所述控制电路的输入端，所述与非门电路的第二输入端用于接收原始时钟信号；多个反相器电路，所述反相器电路依次串联，位于串联头部的所述反相器电路的输入端与所述与非门电路的输出端电连接，各所述反相器电路的输出端与所述时钟输入端一一对应电连接。

8、在一个示例性实施例中，所述比较电路包括差动放大器，所述差动放大器用于在所述参考电压大于所述输出电压的情况下输出第一电压，在所述参考电压小于所述输出电压的情况下，输出第二电压，其中，所述第一电压大于所述第二电压。

9、在一个示例性实施例中，所述升压电路包括：第八开关管，所述第八开关管的第一端为所述升压电路的电压输入端，所述第八开关管的第二端与所述第八开关管的控制端电连接；多个第九开关管和多个第十开关管，所述第九开关管的控制端与第二端电连接，所述第十开关管的控制端与第二端电连接，所述第九开关管的两端与所述第十开关管的两端交替串联，其中，位于串联头部的所述第九开关管的第一端与所述第八开关管的第二端电连接，位于串联尾部的所述第十开关管的第二端为所述升压电路的电压输出端；多个第一储能模块，所述第一储能模块的第一端与所述第九开关管的控制端一一对应电连接，每相邻的两个所述第一储能模块的第二端电连接后作为一个所述时钟输入端；多个第二储能模块，所述第二储能模块的第一端与所述第十开关管的控制端一一对应电连接，每相邻的两个所述第二储能模块第二端电连接后作为一个所述时钟输入端；第三储能模块，所述第三储能模块的第一端与位于串联尾部的所述第十开关管的第二端电连接，所述第三储能模块的第二端接地。

10、在一个示例性实施例中，所述电压输出端包括第一输出端和第二输出端，位于串联尾部的所述第十开关管的第二端为所述第一输出端，所述升压电路还包括：第三分压模块，所述第三分压模块的第一端与所述第一输出端电连接；第四分压模块，所述第四分压模块的第一端与所述第三分压模块的第二端电连接，所述第四分压模块的第二端接地，所述第四分压模块的第一端为所述第二输出端，所述第二输出端与所述比较电路的第二输入端电连接。

11、根据本技术的另一个实施例，还提供了一种eeprom，包括：任一种所述的电荷泵浦结构。

12、通过本技术，通过升压电路根据时钟信号对输入电压进行升压，得到输出电压，通过转换电路根据接收的写入数据中目标电平的数量，输出与该数量线性相关的参考电压给比较电路，通过比较电路将该参考电压与升压电路的输出电压的大小进行比较，输出对应的比较结果，通过控制电路根据比较结果确定是否输出时钟信号给升压电路，控制升压电压的升压值，从而控制所述输出电压的大小，实现了根据写入数据的变化及时调整输出电压，使得flash rom内存单元的源极电压能维持稳定，避免由于资料汇流排宽度的不同使得flash rom擦写过程源极电压发生变化，影响flash rom的可靠度的问题，保证了flash rom的可靠性较高。