一种开关电路装置及驱动电路的制作方法
【技术领域】
[0001]本发明涉及一种数据、或信号的输入输出技术领域，尤其涉及一种开关电路装置及驱动电路。
【背景技术】
[0002]l/0(input/output的缩写，即输入输出端口)电路是电子系统中必不可要的一个电路单元，电子系统中每个设备都会有一个专用的I/o电路，每个I/O电路都有一个与其匹配的I/O地址，用来处理自己的输入输出信息。I/O电路是控制单元与外部设备、存储器的连接和数据交换都需要通过接口设备来实现，通常I/o电路在设计过程中均需要一个I/O驱动电路，该驱动电路用以提供一个满足I/o电路工作的驱动电流。如图1所示，一种常用的I/o驱动电路，为了获取较大的驱动电流，I/O驱动电路的第一 PMOS和第一 NMOS就需要更大的尺寸。使用大尺寸的第一 PMOS和第一 NM0S，则存在以下弊端:1、第一 PMOS和第一NMOS的尺寸增大，导致第一 PMOS和第一 NMOS在电路板中占用版图面积较大，增加电路板的制作成本；2、第一 PMOS和第一 NMOS尺寸，则第一 PMOS和第一 NMOS的寄生电容会增大，前级的驱动电路在驱动第一 PMOS和第一 NMOS尺寸，所需时间就较长，在较长时间的导通过程中会产生较大的漏电流，输出到输出装置的电位从逻辑低O到逻辑高I或者从逻辑高I到逻辑低O所需的响应时间也很长，电路相应较慢，且功耗增加；3、第一 PMOS和第一 NMOS抗静电能力较弱，且电流导通均匀性比较差。
[0003]为了减少第一 PMOS和第一 NMOS的寄生电容，采用如图2所示的电路，通过多级反相器增强前级的驱动能力，加快响应速度。但是此种技术方案带来的弊端是，多级反相器同样会增加更多的电路版图的面积、成本，另外，在抗静电能力方面也却在上述缺陷。
【发明内容】
[0004]针对现有技术的不足，本发明提供一种电路板中占用版图面积小，成本低、相应速度快、同时抗静电能力强的开关电路装置及驱动电路。
[0005]本发明技术方案如下。
[0006]一种开关电路装置，其中，包括第一开关器件和第二开关器件，所述第一开关器件的控制端、输入端、输出端分别连接所述第二开关器件的控制端、输入端、输出端，所述第一开关器件的导通时间小于所述第二开关器件的导通时间；所述第一开关器件于控制信号的作用下处于导通状态并输出一预定电流，且于所述第二开关器件于导通状态下切换至关断状态。
[0007]一种驱动电路，应用于数据、或信号的输入输出装置，其中，包括
[0008]第一输入端，用以接收第一输入信号并输出；
[0009]第二输入端，用以接收第二输入信号并输出；
[0010]控制单元，分别连接所述第一输入端和所述第二输入端，用以分别接收所述第一输入信号和所述第二输入信号，并根据所述第一输入信号和所述第二输入信号分别形成通过第一控制输出端输出的第一控制信号和通过第二控制输出端输出的第二控制信号；
[0011]第一开关装置，用以于所述第一控制信号的作用下可控制地于导通状态或关断状态之间切换；于所述第一开关装置处于导通状态下，使得一输出装置连接一电源端；
[0012]所述第一开关装置包括第一开关和第二开关，所述第一开关的导通时间小于所述第二开关的导通时间；所述第一开关于所述第一控制信号的作用下处于导通状态并输出一第一预定电流，且于所述第二开关于导通状态下切换至关断状态；
[0013]第二开关装置，用以于所述第二控制信号的作用下可控制地于导通或关断状态之间切换；于所述第二开关装置处于导通状态下，使得所述输出装置连接一电源地；
[0014]所述第二开关装置包括第三开关和第四开关，所述第三开关的导通时间小于所述第四开关的导通时间；所述第三开关于所述第二控制信号的作用下处于导通状态并输出一第二预定电流，且于所述第四开关于导通状态下切换至关断状态。
[0015]上述的一种驱动电路，其中:所述第一开关装置中，所述第一开关主要由第一 N型可控硅形成，所述第二开关主要由第一 PMOS管形成；
[0016]所述第一 N型可控硅的控制端通过一第一反相器连接所述第一控制输出端，输入端连接所述电源端，输出端连接所述输出装置；
[0017]所述第一 PMOS管的栅极连接所述第一控制输出端，输入端连接所述电源端，输出端连接所述输出装置；
[0018]所述第二开关装置中，所述第三开关主要由第二 N型可控硅形成，所述第四开关主要由第二 NMOS管形成；
[0019]所述第二 N型可控制的控制端连接所述第二控制输出端，输入端连接所述输出装置，输出端连接所述电源地；
[0020]所述第二 NMOS管的栅极连接所述第二控制输出端，输入端连接所述输出装置，输出端连接所述电源地。
[0021]上述的一种驱动电路，其中:所述第一开关装置中，所述第一开关主要由第一 P型可控硅形成，所述第二开关主要由第一 PMOS管形成；
[0022]所述第一 P型可控制的控制端连接所述第一控制输出端，输入端连接所述电源端，输出端连接所述输出装置；
[0023]所述第一 PMOS管的栅极连接所述第一控制输出端，输入端连接所述电源端，输出端连接所述输出装置；
[0024]所述第二开关装置中，所述第三开关主要由第二 P型可控硅形成，所述第四开关主要由第二 NMOS管形成；
[0025]所述第二 P型可控制的控制端通过一第二反相器连接所述第二控制输出端，输入端连接所述输出装置，输出端连接所述电源地；
[0026]所述第二 NMOS管的栅极连接所述第二控制输出端，输入端连接所述输出装置，输出端连接所述电源地。
[0027]上述的一种驱动电路，其中:所述第一开关装置中，所述第一开关主要由第一 P型可控硅形成，所述第二开关主要由第一 PMOS管形成；
[0028]所述第一 P型可控制的控制端连接所述第一控制输出端，输入端连接所述电源端，输出端连接所述输出装置；
[0029]所述第一 PMOS管的栅极连接所述第一控制输出端，输入端连接所述电源端，输出端连接所述输出装置；
[0030]所述第二开关装置中，所述第三开关主要由第二 N型可控硅形成，所述第四开关主要由第二 NMOS管形成；
[0031]所述第二 N型可控制的控制端连接所述第二控制输出端，输入端连接所述输出装置，输出端连接所述电源地；
[0032]所述第二 NMOS管的栅极连接所述第二控制输出端，输入端连接所述输出装置，输出端连接所述电源地。
[0033]上述的一种驱动电路，其中:所述第一开关装置中，所述第一开关主要由第一 N型可控硅形成，所述第二开关主要由第一 PMOS管形成；
[0034]所述第一 N型可控制的控制端通过一第三反相器连接所述第一控制输出端，输入端连接所述电源端，输出端连接所述输出装置；
[0035]所述第一 PMOS管的栅极连接所述第一控制输出端，输入端连接所述电源端，输出端连接所述输出装置；
[0036]所述第二开关装置中，所述第三开关主要由第二 P型可控硅形成，所述第四开关主要由第二 NMOS管形成；
[0037]所述第二 N型可控制的控制端通过一第四反相器连接所述第二控制输出端，输入端连接所述输出装置，输出端连接所述电源地；
[0038]所述第二 NMOS管的栅极连接所述第二控制输出端，输入端连接所述输出装置，输出端连接所述电源地。
[0039]上述的一种驱动电路，其中:所述控制单元包括:一与非门，所述与非门的第三输入端连接所述第一输入端，第四输入