一种准z源级联型多电平光伏并网逆变器控制系统及方法
【技术领域】
[0001]本发明属于级联型多电平并网光伏逆变器技术领域，特别涉及一种基于FPGA和DSP的准Z源级联型逆变器控制系统。
【背景技术】
[0002]目前，全球太阳能发电规模不断扩大，太阳能发电技术受到诸多学者的广泛关注与研究。级联型多电平逆变器在大规模光伏并网系统中具有很好的应用价值，该拓扑形式的逆变器需要多个独立的直流电源，而这恰与光伏发电的特性相匹配，该种逆变器能够控制不同光伏发电模组以最大功率输出，并且较易实现高输出电压等级。准Z源级联型多电平逆变器在传统级联型逆变器拓扑结构基础上增加了准Z源网络，拥有了更多优良性能。
[0003]但是与传统两电平逆变器相比，准Z源级联型多电平逆变器系统结构复杂，模块化准Z源H桥单元间物理距离大，需要采集的电压电流数据量大，同时需要更多PWM驱动信号。在芯片资源方面，单一的DSP控制器已经无法满足控制系统的需求。
【发明内容】
[0004]为了解决上述问题，本发明提出了一种准Z源级联型多电平光伏并网逆变器控制系统及方法，该系统及方法基于FPGA和DSP的双控制器，即可满足扩展需求，又能实现复杂控制算法运算，功能划分合理清晰，系统架构通用性强。
[0005]为实现上述目的，本发明的具体方案如下:
[0006]一种准Z源级联型多电平光伏并网逆变器控制系统，包括:FPGA控制逻辑单元、DSP算法计算单元、触摸屏人机接口单元、高精度模数转换单元和驱动信号电光转换单元;所述DSP算法处理单元与FPGA控制逻辑单元和触摸屏人机接口单元分别连接，所述FPGA控制逻辑单元与高精度模数转换单元和驱动信号电光转换单元分别连接。
[0007]所述FPGA控制逻辑单元包括:
[0008]时钟复位基础逻辑模块:用于为其他模块提供基本工作时钟信号以及系统复位信号；
[0009]AD控制逻辑模块:用于控制外部AD芯片并以并行总线方式获取数字量数据；
[0010]总线通信逻辑模块:用于实现DSP算法计算单元与FPGA控制逻辑单元的通信；
[0011 ]数据读取逻辑模块:用于读取总线通信逻辑模块中的数据，并将数据送入后级PWM生成逻辑模块中；
[0012]PffM生成逻辑模块:用于根据接收的数据，通过内部逻辑机制产生PffM信号；
[0013]保护逻辑模块:用于接收外部过压过流信号，并产生统一的保护信号；
[0014]所述时钟复位基础逻辑模块与AD控制逻辑模块、总线通信逻辑模块、数据读取逻辑模块和保护逻辑模块分别通信;所述PWM生成逻辑模块与保护逻辑模块和数据读取逻辑模块分别通信，所述AD控制逻辑模块通过总线通信逻辑模块与数据读取逻辑模块通信;所述保护逻辑模块分别连接过压过流保护信号和故障指示信号。
[0015]所述FPGA控制逻辑单元通过AD控制逻辑模块与高精度模数转换单元连接；所述FPGA控制逻辑单元通过PffM生成逻辑模块与驱动信号电光转换单元连接。
[0016]所述总线通信逻辑模块包括相互连接的双DCFIFO子模块与逻辑编码子模块;所述双DCFIFO子模块包括第一 DCFIFO子模块和第二 DCFIFO子模块；
[0017]所述时钟复位基础逻辑模块、AD控制逻辑模块和数据读取逻辑模块分别与双DCFIFO子模块通信。
[0018]所述DSP算法计算单元包括:外部中断模块、SCI模块以及XINTF模块；
[0019]外部中断模块:用于获取系统急停指令，同时接收FPGA控制逻辑单元发送的通信请求ig号；
[0020]SCI模块:用于实现DSP算法计算单元与触摸屏人机接口单元之间的通信；
[0021 ] XINTF模块:用于实现DSP算法计算单元与FPGA控制逻辑单元之间的通信。
[0022]DSP算法计算单元判断系统运行参数是否正常，当相关运行参数发生异常时，DSP算法计算单元向FPGA控制逻辑单元发出封死驱动信号。
[0023]如果系统出现过电压过电流状态，直接通过FPGA内部保护逻辑模块封死驱动信号;系统保护功能启动后，在故障指示区显示响应故障。
[0024]所述驱动信号电光转换单元将FPGA产生的PffM驱动信号转换成光信号通过光纤传输给底层驱动电路，实现强弱电隔离。
[0025]—种准Z源级联型多电平光伏并网逆变器控制系统的控制方法，包括:
[0026]FPGA控制逻辑单元产生系统运行的时间基准信号；
[0027]系统上电后，DSP算法计算单元获取触摸屏人机接口单元设定的系统运行参数，并自动进行采样校正工作；
[0028]系统进入运行状态后，在每个载波周期的计数开始时刻，FPGA控制逻辑单元读取外部芯片的采样数据，并存入内部的数据缓存中；
[0029]FPGA控制逻辑单元以外部中断的方式向DSP算法计算单元发送数据读取请求；
[0030]DSP算法计算单元接收到数据读取请求后，进入外部中断服务程序，读取FPGA控制逻辑单元内部数据缓存中的数据;获取用于控制逆变器的直通占空比数据与调制数据；
[0031]DSP算法计算单元将计算得到的数据传输给FPGA控制逻辑单元，FPGA控制逻辑单元根据接收到的数据生成PWM驱动信号。
[0032]在每个载波周期的计数开始时刻，FPGA控制逻辑单元内部WM生成逻辑模块向AD控制逻辑模块发送采样启动信号，接收到启动信号后，AD控制逻辑模块控制外部芯片进行数据采样并进行数据转换，数据转换完成后，AD控制逻辑模块将数据存入第一 DCFIFO子模块数据缓存中；
[0033]获取到用于控制逆变器的直通占空比数据与调制数据后，DSP算法计算单元通过XINTF模块将数据送入第二 DCFIFO子模块数据缓存中；数据读取逻辑模块将第二 DCFIFO子模块数据缓存中的数据传送至PWM生成逻辑模块，Pmi生成逻辑模块根据接收的数据生成PffM驱动信号。
[0034]本发明的有益效果:
[0035](I)基于FPGA与DSP的双控制器设计即可满足扩展需求，又能实现复杂控制算法运算，功能划分合理清晰，系统架构通用性强；
[0036](2)模数转换单元采用高精度差分AD芯片，并由FPGA控制，数据采集精度高，速度快；
[0037](3)各单元功能独立，易于模块化设计，便于系统扩展与维护；
[0038](4)驱动信号通过光纤进行传输，实现低压控制电路与高压主电路的电气隔离，系统安全性好。
【附图说明】
[0039]图1为本发明控制系统所针对的准Z源级联型光伏并网逆变器主电路结构图；
[0040]图2为本发明控制系统结构图；
[0041 ] 图3为DSP与FPGA通信线路连接图。
【具体实施方式】
[0042]下面结合附图对本发明进行详细说明:
[0043]准Z源级联型多电平逆变器在传统级联型逆变器拓扑结构基础上增加了准Z源网络，拥有了更多优良性能。图1展示了该拓扑形式三相逆变器的主电路。准Z源H桥单元控制技术简单，控制策略易于编程实现，加之模块化实现容易等特点使准Z源级联型多电平逆变器易于工程化实现。
[0044]为满足系统控制需求，增强系统可扩展性，充分发挥不同控制器的特点，本发明设计了基于FPGA和DSP的双控制器控制系统。
[0045]一种准Z源级联型多电平光伏并网逆变器的控制系统，如图1所示，包括:FPGA控制逻辑单元、DSP算法计算单元、触摸屏人机接口单元、高精度模数转换单元和驱动信号电光转换单元；
[0046]各单元连接关系:DSP算法处理单元通过SCI模块与触摸屏人机接口单元连接，且通过XINTF模块以总线方式与FPGA控制逻辑单元相连接;FPGA控制逻辑单元通过内部逻辑模块分别与高精度模数转换单元、驱动信号电光转换单元、故障指示以及外部过压过流保护信号相连接。
[0047]FPGA控制逻辑单元内部被分成了六大功能区，分别是时钟复位基础逻辑模块、AD控制逻辑模块、总线通信逻辑模块(包括双DCFIFO模块与逻辑编码模块)、数据读取逻辑模块、PffM生成逻辑模块以及保护逻辑模块。
[0048]时钟复位基础逻辑模块为其他功能区提供基本工作时钟信号以及系统复位信号。AD控制逻辑模块对外部多片AD芯片进行控制并以并行总线方式获取数字量数据。数据读取逻辑模块读取DCFIFO数据缓冲器中的数据，并将数据送入后级PffM生成逻辑模块中。PWM生成逻辑模块根据接收的数据，通过内部逻辑机制产生36路PffM信号。保护逻辑模块接收外部过压过流信号，通过内部或逻辑产生统一保护信号。
[0049]DSP算法处理单元包括:外部中断模块、SCI模块以及XINTF模块。通过外部中断模块一方面可以获取系统急停指令，另一方面可以获得FPGA芯片发送的通信请求信号。SCI模块在DSP与触摸屏之间建立桥梁，实现DSP与触摸屏的通信。
[0050]DSP算法处理单元与FPGA控制逻辑单元之间的通信是通过DSP芯片的XINTF模块与FPGA控制逻辑单元的DCFIFO逻辑实现的。通信数据总线为16位，控制信号线4位。16位数据总线与4位控制信号线分别对应于XINTF模块dataO?datal5数据线以及XZCS、XRD、XWE、XR/W读写控制线。FPGA控制逻辑单元负责通信的模块为双时钟域FIFO模块，即双DCFIFO模块，包括:第一 DCFIFO模块和第二 DCFIFO模块;该模块可以采用IP核搭建。
[0051]图3给出了DSP与FPGA通信的线路连接详细信息。鉴于需要进行双向通信，在此选用两个DCFIFO，第一 DCFIFO模块负责将电压电流数据由FPGA传输给DSP，第二 DCFIFO模块负责将调制数据以及直通占空比数据由DSP传输给FPGA。每次数据传输以DSP为主机，由DSP对FPGA内部DCFIFO进行或读或写控制。XZCS、XRD、XWE、XR/W读写控制信号经过FPGA内部逻辑编码与00?正0的1(1(311^(1代9、'\￥1'(311<:、'\￥1^69相连接。
[0052]一种准Z源级联型多电平光伏并网逆变器控制系统的控制方法，包括:
[0053]FPGA控制逻辑单元产生系统运行的时间基准信号；
[0054]系统上电后，DSP算法计算单元获取触摸屏人机接口单元设定的系统运行参数，并自动进行采样校正工作；
[0055]系统进入运行状态后，在每个载波周期的计数开始时刻，FPGA控制逻辑单元读取外部芯片的采样数据，并存入内部的数据缓存中；
[0056]FPGA控制逻辑单元以外