技术领域本发明涉及一种信号驱动方案，更特别地，涉及一种用于信号传输的驱动电路及相关的控制方法。
背景技术：
传统的串行/解串行(Serializer/Deserializer,SerDes)设计所采用的驱动电路包括电流式逻辑(CurrentModeLogic，CML)驱动器、电压式(VoltageMode)驱动器，以及H桥(H-bridge)电流式驱动器(以下称作“H桥驱动器”)，这些驱动电路具有耦接于差动输出端之间的电阻。然而，现有的驱动电路不能作为四电平脉冲幅度调制(Pulse-AmplitudeModulation–4,PAM-4)驱动器和不归零(non-return-to-zero,NRZ)驱动器操作，其中，PAM-4驱动器和NRZ驱动器具有不同数量的输出电压电平。
技术实现要素：
有鉴于此，本发明的目的之一在于提供一种驱动电路，以解决上述问题。在本发明一实施例中，公开了一种驱动电路，用于接收一输入数据并产生一输出信号至终端元件，其中，该输入数据具有第一位和第二位，该第一位和该第二位的其中一个是最高有效位，以及，该第一位和该第二位的另一个是最低有效位。以及，该驱动电路包括：差动输出端对、第一电流式驱动单元和电压式驱动单元。差动输出端对用于输出该输出信号，其中，该差动输出端对具有第一输出端和第二输出端。第一电流式驱动单元耦接于该差动输出端对，用于根据该第一位从该第一输出端和该第二输出端的其中一个输出电流，以及从该第一输出端和该第二输出端的另一个接收该电流。电压式驱动单元耦接于该差动输出端对，用于至少根据该第二位给该第一输出端和该第二输出端提供电压。在本发明另一实施例中，公开了一种驱动电路的控制方法，该驱动电路接收一输入数据并产生一输出信号至终端元件，以及该驱动电路包括用于输出该输出信号的差动输出端对，其中，该输入数据具有第一位和第二位，该第一位和该第二位的其中一个是最高有效位，以及，该第一位和该第二位的另一个是最低有效位，以及，该差动输出端对具有第一输出端和第二输出端。该控制方法包括：提供第一电流式驱动电路，以根据该第一位从该第一输出端和该第二输出端的其中一个输出电流，以及，从该第一输出端和该第二输出端的另一个接收该电流；以及提供电压式驱动单元，以至少根据该第二位给该第一输出端和该第二输出端提供电压。上述驱动电路可以用作PAM-4驱动器或NRZ驱动器，换句话说，本发明公开的驱动电路既可支持PAM-4也可支持NRZ编码。本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。附图说明图1是根据本发明实施例说明一种示例性的驱动电路的方块图；图2是根据本发明第一实施例说明一种将驱动电路用作PAM-4驱动器的示意图；图3是根据本发明第二实施例说明一种将驱动电路用作PAM-4驱动器的示意图；图4是根据本发明第三实施例说明一种将驱动电路用作PAM-4驱动器的示意图。具体实施方式以下描述为本发明实施的较佳实施例。以下实施例仅用来例举阐释本发明的技术特征，并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。请参照图1，图1是根据本发明实施例说明一种示例性的驱动电路100的方块图。本实施例用于示例并不用于限制本发明，驱动电路100可用于串行/解串行传输器(SerDestransmitter)中。驱动电路100用于接收一输入数据并产生一输出信号至终端元件，该输入数据具有第一位和第二位，该第一位和该第二位的其中一个是最高有效位(MostSignificantBit,MSB)，以及，该第一位和该第二位的另一个是最低有效位(LeastSignificantBit,LSB)。特别地，驱动电路100可接收输入数据DIN，并产生输出信号SOUT至终端元件(terminationelement)(本实施例中以终端电阻RT来实施，但本发明实施例并不限于此)，其中，终端电阻RT可位于串行/解串行接收器中(SerDesreceiver)(图1中未示出)。驱动电路100可包括差动输出端对(apairofdifferentialoutputterminals)102(具有输出端T1与输出端T2)，用于输出上述输出信号；至少一个电流式驱动单元(currentmodedriveunit)110以及电压式驱动单元(voltagemodedriveunit)120。输出信号SOUT可视为输出端T1与输出端T2之间的电压差，且对应于输出数据逻辑(outputdatalogic)。例如，在NRZ模式中，对应于正电压的逻辑“1”或对应于负电压的逻辑“0”；或者，在PAM-4模式中，对应于具有不同电平的正电压的“+1”和“+1/3”，以及，对应于具有不同电平的负电压的“-1/3”和“-1”。电流式驱动单元110耦接于差动输出端对102，且用于根据输入数据DIN，从输出端T1与输出端T2的其中一个输出端产生电流IR，以及根据输入数据DIN从输出端T1与输出端T2的另一个输出端接收该电流IR。特别地，该电流IR从输出端T1与输出端T2的其中一个输出端输出后，该电流IR可先流经终端电阻RT，然后再经由输出端T1与输出端T2的另一个输出端流入电流式驱动单元110。换言之，电流式驱动单元110可改变该电流IR流经终端电阻RT的方向，进而改变输出端T1的电位与输出端T2的电位(electricpotential)。电压式驱动单元120耦接于差动输出端对102，且用于根据输入数据DIN给输出端T1和输出端T2提供电压V1和V2，以使输出端T1与输出端T2可具有不同的电位(electricpotential)，进而提供串行/解串行接收器所需的输出电压。上述描述仅用于说明目的，并不意味着对本发明的限制。在一实施例中，从驱动电路100输出的驱动电流可以来自电流式驱动单元110和电压式驱动单元120。换句话说，从驱动电路100输出的驱动电流可以是该电流IR和电压式驱动单元120的输出电流之和，其中，根据实际需求和考虑，可以调整该电流IR与从驱动电路100输出的该驱动电流的比率。此外，在本实施例中，驱动电路100能够作为PAM-4驱动器和NRZ驱动器，也就是说，驱动电路100可以产生用于PAM-4模式的四电平输出(four-leveloutputs)或产生用于NRZ模式的双电平输出(two-leveloutputs)。请参照图2，图2是根据本发明第一实施例说明一种将驱动电路200用作(servingas)PAM-4驱动器(即操作在PAM-4模式)的示意图。如图2所示，驱动电路200包括电流式驱动单元210、电压式驱动单元220和差动输出端，该差动输出端包括输出端T1和输出端T2，以及与图1类似，输出端T1和输出端T2可与终端元件RT连接。电流式驱动单元210包括源出电流源(currentsource)IS1、汲入电流源(currentsink)IS1’和开关模块(switchmodule)，该开关模块的一部分(如开关SW6和开关SW5)耦接在源出电流源IS1和差动输出端对之间，以及该开关模块的另一部分(如开关SW8和开关SW7)耦接在汲入电流源IS1’和差动输出端对之间。在图2所示的示例中，开关模块可以包括四个开关SW5-SW8，以及，这四个开关SW5-SW8用于将源出电流源IS1和汲入电流源IS1’选择性地(selectively)耦接于输出端T1和输出端T2。换句话说，在图2所示的实施例中，根据最高有效位B[1]，源出电流源IS1经由该开关模块的一部分耦接于输出端T1和输出端T2的其中一个；以及，汲入电流源IS1’经由该开关模块的另一部分耦接于输出端T1和输出端T2的另一个。例如，源出电流源IS1经由所控制的一开关(即该开关模块的一部分)耦接于输出端T1，而汲入电流源IS1’经由所控制的另一开关(即该开关模块的另一部分)耦接于输出端T2。再例如，源出电流源IS1经由B[1]所控制的一开关(即该开关模块的一部分)耦接于输出端T2，而汲入电流源IS1’经由B[1]所控制的另一开关(即该开关模块的另一部分)耦接于输出端T1。电压式驱动单元220包括第一电压源(voltagesource)VS1、第二电压源VS2和开关模块，该开关模块的一部分(如开关SW1和开关SW2)耦接在第一电压源VS1和该差动输出端对之间，以及该开关模块的另一部分(如开关SW3和开关SW4)耦接在第二电压源VS2和该差动输出端对之间。在图2中，该开关模块可以包括四个开关SW1-SW4，其中，根据最低有效位B[0]，第一电压源VS1经由该开关模块的一部分耦接于输出端T1和输出端T2的其中一个；以及，根据该最低有效位B[0]，第二电压源VS2经由该开关模块的另一部分耦接于输出端T1和输出端T2的另一个。例如，第一电压源VS1经由所控制的一开关耦接于输出端T1，而第二电压源VS2经由所控制的另一开关耦接于输出端T2。再例如，第一电压源VS1经由B[0]所控制的一开关耦接于输出端T2，而第二电压源VS2经由B[0]所控制的另一开关耦接于输出端T1。在一种示例中，如图2所示，该电压式驱动单元220还可以包括四个阻抗元件(impedanceelement)R1-R4，其中，第一阻抗元件R1耦接在第一电压源VS1和输出端T1之间，第二阻抗元件R2耦接在第一电压源VS1和输出端T2之间，第三阻抗元件R3耦接在第二电压源VS2和输出端T1之间，以及第四阻抗元件R4耦接在第二电压源VS2和输出端T2之间。其中，第一阻抗元件R1、第二阻抗元件R2、第三阻抗元件R3和第四阻抗元件R4具有相同的阻值。这四个开关SW1-SW4用于将第一电压源VS1和第二电压源VS2选择性地耦接于输出端T1和输出端T2。例如，将第一电压源VS1耦接于输出端T1，以及，将第二电压源VS2耦接于输出端T2。再例如，将第一电压源VS1耦接于输出端T2，以及，将第二电压源VS2耦接于输出端T1。在本实施例中，并不是对本发明的限制，源出电流源IS1提供的电流与汲入电流源IS1’的电流相同，第一电压源VS1提供的第一参考电压大于第二电压源VS2提供的第二参考电压，以及，阻抗元件R1-R4中的每一个具有等于50欧姆(ohm)的阻值(resistance)。当驱动电路200用作PAM-4驱动器时，驱动电路200用于接收最高有效位(MostSignificantBit,MSB)B[1]和最低有效位(LeastSignificantBit,LSB)B[0]，以产生输出信号。在图2中，开关SW2和开关SW3被最低有效位B[0]控制，开关SW1和开关SW4被最低有效位B[0]的反相(invertedphase)控制，开关SW6和开关SW7被最高有效位B[1]控制，以及，开关SW5和开关SW8被最高有效位B[1]的反相控制。其中，当最低有效位B[0]或最高有效位B[1]具有逻辑值“1”时，相应的开关被导通(isswitchedon)；以及，当最低有效位B[0]或最高有效位B[1]具有逻辑值“0”时，相应的开关被断开(isswitchedoff)。通过使用图2所示的电路结构，驱动电路200可以输出四种不同的电压电平，该四种不同的电压电平分别对应于四种组合((B[1],B[0])＝(1,1),(1,0),(0,1)和(0,0))。例如，并不是对本发明的限制，当(B[1],B[0])＝(1,1)时，驱动电路200输出第一电压电平，该第一电平电压可以是最高的电压电平(如“+1”)；当(B[1],B[0])＝(1,0)时，驱动电路200输出第二电压电平，该第二电压电平可以是第二高的电压电平(如“+(1/3)”)；当(B[1],B[0])＝(0,1)时，驱动电路200输出第三电压电平，该第三电压电平可以是第三高的电压电平(如“-(1/3)”)；以及，当(B[1],B[0])＝(0,0)时，驱动电路200输出第四电压电平，该第四电压电平可以是最小的电压电平(如“-1”)。当驱动电路200用作NRZ驱动器时(即操作在NRZ模式)，只有两种类型的输入数据：(B[1],B[0])＝(1,1)和(B[1],B[0])＝(0,0)，也就是说，最高有效位B[1]等于最低有效位B[0]。在该NRZ模式中，当(MSB,LSB)＝(1,1)时，驱动电路200输出高电压电平(如“+1”)，以及，当(MSB,LSB)＝(0,0)时，驱动电路200输出低电压电平(如“-1”)。在图2所示的实施例中，电流式驱动单元110接收最高有效位MSB，以及，电压式驱动单元120接收最低有效位LSB，然而，在本发明的另一实施例中，电流式驱动单元可以接收最低有效位LSB而电压式驱动单元接收最高有效位MSB。参照图3，图3是根据本发明第二实施例说明一种将驱动电路300用作PAM-4驱动器的示意图。如图3所示，驱动电路300包括电流式驱动单元310、电压式驱动单元320和差动输出端对，该差动输出端对包括输出端T1和输出端T2，与图1类似，输出端T1和输出端T2可以连接至终端元件RT。电流式驱动单元310包括源出电流源IS1、汲入电流源IS1’和开关模块，其中，该开关模块包括四个开关SW5-SW8，以及，这四个开关SW5-SW8用于将源出电流源IS1和汲入电流源IS1’选择性地耦接至输出端T1和输出端T2。电压式驱动单元220包括第一电压源VS1、第二电压源VS2、包括四个开关SW1～SW4的开关模块，以及四个阻抗元件R1-R4，其中，这四个开关SW1～SW4用于将第一电压源VS1和第二电压源VS2选择性地耦接至输出端T1和输出端T2。在本实施例中，并不是对本发明的限制，源出电流源IS1提供的电流与汲入电流源IS1’汲入的电流相同，第一电压源VS1提供的第一参考电压大于第二电压源VS2提供的第二参考电压，以及，阻抗元件R1-R4中的每一个具有等于50欧姆(ohm)的电阻值(resistance)。当驱动电路300用作PAM-4驱动器时，驱动电路300用于接收最高有效位B[1]和最低有效位B[0]，以产生输出信号。在图3中，开关SW2和开关SW3被最高有效位B[1]的控制，开关SW1和开关SW4被最高有效位B[1]的反相控制，开关SW6和开关SW7被最低有效位B[0]控制，以及，开关SW5和开关SW8被最低有效位B[0]的反相控制。其中，当最低有效位B[0]或最高有效位B[1]具有逻辑值“1”时，相应的开关被导通(isswitchedon)；以及，当最低有效位B[0]或最高有效位B[1]具有逻辑值“0”时，相应的开关被断开(isswitchedoff)。通过使用图3所示的电路结构，驱动电路300可以输出四种不同的电压电平，该四种不同的电压电平分别对应于四种组合((B[1],B[0])＝(1,1),(1,0),(0,1)和(0,0))。例如，并不是对本发明的限制，当(B[1],B[0])＝(1,1)时，驱动电路300输出最高的电压电平(如“+1”)；当(B[1],B[0])＝(1,0)时，驱动电路300输出第二高的电压电平(如“+(1/3)”)；当(B[1],B[0])＝(0,1)时，驱动电路300输出第三高的电压电平(如“-(1/3)”)；以及，当(B[1],B[0])＝(0,0)时，驱动电路300输出最小的电压电平(如“-1”)。当驱动电路300用作NRZ驱动器时(即操作在NRZ模式)，只有两种类型的输入数据：(B[1],B[0])＝(1,1)和(B[1],B[0])＝(0,0)，也就是说，最高有效位B[1]等于最低有效位B[0]。在该NRZ模式中，当(MSB,LSB)＝(1,1)时，驱动电路300输出高电压电平(如“+1”)，以及，当(MSB,LSB)＝(0,0)时，驱动电路300输出低电压电平(如“-1”)。请参照图4，图4是根据本发明第三实施例说明一种将驱动电路400用作PAM-4驱动器的示意图。如图4所示，驱动电路400包括第一电流式驱动单元410_1、第二电流式驱动单元410_2、电压式驱动单元420和差动输出端对，该差动输出端对包括输出端T1和输出端T2，其中，如图1所示，输出端T1和T2可以连接至终端元件RT。其中，第二电流式驱动单元410_2耦接于该差动输出端对，第一电流式驱动单元410_1用于根据该最高有效位(如B[1]及)从输出端T1和输出端T2的其中一个输出电流，以及，从输出端T1和输出端T2的另一个接收该电流。第二电流式驱动单元410_2用于根据最低有效位(如B[0]及)从输出端T1和输出端T2的其中一个输出电流，以及，从输出端T1和输出端T2的另一个接收该电流。第一电流式驱动单元410_1包括第一源出电流源IS1、第一汲入电流源IS1’和第一开关模块，其中，第一开关模块包括四个开关SW9-SW12，以及，这四个开关SW9-SW12用于将第一源出电流源IS1和第一汲入电流源IS1’选择性地耦接至输出端T1和输出端T2。换句话说，根据最高有效位，第一电流源IS1经由第一开关模块的一部分耦接于输出端T1和输出端T2的其中一个；以及，根据最高有效位，第一汲入电流源IS1’经由该第一开关模块的另一部分耦接于输出端T1和输出端T2的另一个。第二电流式驱动单元410_2包括第二源出电流源IS2、第二汲入电流源IS2’和第二开关模块，其中，该第二开关模块的一部分耦接在第二源出电流源IS2和该差动输出端对之间，以及该第二开关模块的另一部分耦接在第二汲入电流源IS2’和该差动输出端对之间。特别地，如图4所示，第二开关模块包括四个开关SW13-SW16，以及，这四个开关SW13-SW16用于将第二源出电流源IS2和第二汲入电流源IS2’选择性地耦接至输出端T1和输出端T2。换句话说，根据最低有效位，第二源出电流源IS2经由该第二开关模块的一部分耦接于输出端T1和输出端T2的其中一个；以及，根据最低有效位，第二汲入电流源IS2’经由该第二开关模块的另一部分耦接于输出端T1和输出端T2的另一个。在一实施例中，第一源出电流源IS1提供的电流为第二源出电流源IS2提供的电流的两倍。电压式驱动单元420包括第一电压源VS1、第二电压源VS2、开关模块第一阻抗电路模块，以及第二阻抗电路模块，其中，该开关模块的一部分耦接在第一电压源VS1和该差动输出端对之间，以及该开关模块的另一部分耦接在第二电压源VS2和该差动输出端对之间；第一阻抗电路模块耦接在该开关模块的一部分和输出端T1之间；以及第二阻抗电路模块耦接在该开关模块的另一部分和第二输出端T2之间。特别地，如图4所示，该第一阻抗电路模块可以包括四个阻抗元件R1-R4，该第二阻抗电路模块可以包括四个阻抗元件R5-R8。其中，第一阻抗元件R1耦接在第一电压源VS1和输出端T1之间；第二阻抗元件R2耦接在第一电压源VS1和输出端T1之间；第三阻抗元件R3耦接在第二电压源VS2和输出端T1之间；以及第四阻抗元件R4耦接在第二电压源VS2和输出端T1之间。第五阻抗元件R5耦接在第一电压源VS1和输出端T2之间，第六阻抗元件R6耦接在第一电压源VS1和输出端T2之间，第七阻抗元件R7耦接在第二电压源VS2和输出端T2之间，第八阻抗元件R8耦接在第二电压源VS2和输出端T2之间。本实施例中，开关模块可以包括开关SW1-SW8，用于将第一电压源VS1和第二电压源VS2选择性地耦接至输出端T1和输出端T2。如图4所示，根据最高有效位，第一电压源VS1被选择性地耦接至第一阻抗元件R1或第五阻抗元件R5；根据最低有效位，第一电压源VS1被选择性地耦接至第二阻抗元件R2或第六阻抗元件R6；根据最高有效位，第二电压源VS2被选择性地耦接于第三阻抗元件R3或第七阻抗元件R7；以及，根据最低有效位，第二电压源VS2被选择性地耦接于第四阻抗元件R4或第八阻抗元件R8。在本实施例中，第一源出电流源IS1和第一汲入电流源IS1’提供的电流均等于(2/3)*I，第二源出电流源IS2和第二汲入电流源IS2’提供的电流均等于(1/3)*I，其中，“I”可以是任意合适的电流值。在另一实施例中，第一电压源VS1提供的第一参考电压大于第二电压源VS2提供的第二参考电压，以及，阻抗元件R2,R4,R6,R8的阻值分别为阻抗元件R1,R3,R5,R7的阻值的两倍。在一种示例中，第一阻抗元件R1和第三阻抗元件R3具有相同的阻值，以及，第二阻抗元件R2和第四阻抗元件R4具有相同的阻值。在另一种示例中，第六阻抗元件R6和第八阻抗元件R8具有相同的阻值，以及，第五阻抗元件R5和第七阻抗元件R7具有相同的阻值。在另一种示例中，第一阻抗元件R1和第五阻抗元件R5具有相同的阻值，第二阻抗元件R2和第六阻抗元件R6具有相同的阻值。例如，阻抗元件R1,R3,R5,R7中的每一个具有等于75欧姆的电阻值，以及，阻抗元件R2,R4,R6,R8中的每一个等于150欧姆的电阻值。应当注意的是，上述安排仅用于描述目的，并不是对本发明的限制。当驱动电路400用作PAM-4驱动器时，驱动电路400用于接收最高有效位(MSB)B[1]和最低有效位(LSB)B[0]，以产生输出信号。在图4中，开关SW4,SW6,SW14和SW15被最低有效位B[0]控制，开关SW2,SW8,SW13和SW16被最高有效位B[0]的反相控制，开关SW3,SW5,SW10和SW11被最高有效位B[1]控制，以及，开关SW1,SW7,SW9和SW12被最高有效位B[1]的反相控制。其中，当最低有效位B[0]或最高有效位B[1]具有逻辑值“1”时，相应的开关被导通；以及，当最低有效位B[0]或最高有效位B[1]具有逻辑值“0”时，相应的开关被关断。通过使用图4所示的电路结构，驱动电路400可以输出四种不同的电压电平，这四种不同的电压电平分别对应于四种组合(B[1],B[0])＝(1,1),(1,0),(0,1)和(0,0)。例如，并不是对本发明的限制，当(B[1],B[0])＝(1,1)时，驱动电路400输出最高的电压电平(如“+1”)；当(B[1],B[0])＝(1,0)时，驱动电路400输出第二高的电压电平(如“+(1/3)”)；当(B[1],B[0])＝(0,1)时，驱动电路400输出第三高的电压电平(如“-(1/3)”)；以及，当(B[1],B[0])＝(0,0)时，驱动电路400输出最小的电压电平(如“-1”)。当驱动电路400用作NRZ驱动器时(即操作在NRZ模式)，只有两种类型的输入数据：(B[1],B[0])＝(1,1)和(B[1],B[0])＝(0,0)，也就是说，最高有效位B[1]等于最低有效位B[0]。在该NRZ模式中，作为一种示例，当(MSB,LSB)＝(1,1)时，驱动电路400输出高电压电平(如“+1”)，以及，当(MSB,LSB)＝(0,0)时，驱动电路400输出低电压电平(如“-1”)。在图2所示的实施例中，电流式驱动单元210接收最高有效位，而电压式驱动单元220接收最低有效位。在图3所示的实施例中，电流式驱动单元310接收最低有效位，而电压式驱动单元320接收最高有效位。以及，在图4所示的实施例中，电流式驱动单元410_1和410_2接收最高有效位和最低有效位，电压式驱动单元420也接收最高有效位和最低有效位。然而，通过对上述实施例进行修改或结合也可实现驱动电路。例如，在本发明的第四实施例中，电流式驱动单元可以接收最高有效位或最低有效位，而电压式驱动单元既接收最高有效位也接收最低有效位。以及，在本发明的第五实施例中，电流式驱动单元可以接收最高有效位和最低有效位，而电压式驱动单元接收最高有效位或最低有效位。由于本领域技术人员在阅读上述实施例之后应当理解如何实施第四实施例和第五实施例，因此，此处省略进一步的描述。综上所述，在本发明提供的驱动电路中，驱动电路可以用作PAM-4驱动器或NRZ驱动器，以支持PAM-4或NRZ编码。此外，本发明的驱动电路具有低功率损耗以及高度设计灵活性。可见，本发明提供的驱动电路既可以工作在具有四电平输出的PAM-4模式，即用作PAM-4驱动器的情形，又可以工作在具有双电平输出的NRZ模式，即用作NRZ驱动器的情形。可见，本发明提供的驱动电路还可以根据实际需求在PAM-4模式和NRZ模式之间进行切换。本发明还提供一种驱动电路的控制方法，其中，该驱动电路接收一输入数据并产生一输出信号至终端元件，以及该驱动电路包括用于输出该输出信号的差动输出端对，该输入数据具有第一位和第二位，该第一位和该第二位的其中一个是最高有效位，以及，该第一位和该第二位的另一个是最低有效位，以及，该差动输出端对具有第一输出端和第二输出端，该控制方法包括以下步骤：提供第一电流式驱动电路，以根据该第一位从该第一输出端和该第二输出端的其中一个输出电流，以及，从该第一输出端和该第二输出端的另一个接收该电流；以及提供电压式驱动单元，以至少根据该第二位给该第一输出端和该第二输出端提供电压。可以理解地，该驱动电路支持四电平脉冲幅度调制和不归零编码。为简化目的，此处对于本发明实施例与上述实施例的类似描述，不再一一赘述。在不脱离本发明的精神以及范围内，本发明可以其它特定格式呈现。所描述的实施例在所有方面仅用于说明的目的而并非用于限制本发明。本发明的保护范围当视所附的权利要求所界定者为准。本领域技术人员皆在不脱离本发明之精神以及范围内做些许更动与润饰。