技术领域本发明涉及一种工作在近阈值电源电压下的数控振荡器，属于数控技术领域。
背景技术：
DCO在集成电路中有着广泛的应用，作为数字锁相环的输出信号产生模块，为无线收发系统提供本振信号，以及为片上系统(SystemonChip，SoC)提供时钟信号。DCO由数字控制字对输出信号的频率进行调谐，相比传统的压控振荡器(VoltageControlledOscillator，VCO)，数字控制字不易受到工艺偏差、电源电压和温度变化的干扰，因此DCO具有更好的噪声免疫特性。DCO的噪声性能决定了数字锁相环的带外相位噪声性能，并进而影响整个系统的性能，因此DCO是数字锁相环中的关键模块。近年来，蓝牙、WI-FI、GPS等通信方式的迅速普及推动了便携式无线通信设备的发展和应用，实现更低功耗水平从而延长电池续航时间成为业界不断追求的目标。作为无线系统中的高功耗模块，超低功耗锁相环是实现系统低功耗的关键，而DCO又是数字锁相环中功耗最大的模块。综上所述，实现低功耗高噪声性能的DCO具有重要意义。降低电源电压是实现低功耗的一种直接而有效的途径，采用近阈值电源电压实现DCO成为新的研究热点。电源电压的大幅降低虽然可以显著地降低DCO功耗，但同时也降低了振荡信号的输出幅度。而电路中的噪声并没有随之减小，这样就相当于降低了电路的信噪比，并进而恶化DCO的相位噪声性能。目前大多数文献采用环形振荡器结构以满足DCO在低电压的正常工作，虽然环形振荡器适合于低电压环境工作，但其噪声性能难以令人满意，而要达到与LC结构振荡器相同的相位噪声性能，环形振荡器需要消耗450倍的电流值。因此采用环形振荡器实现DCO是以牺牲噪声性能来换取低功耗的实现。另一种实现结构是基于片内变压器耦合技术的LC交叉耦合振荡器，利用晶体管源极和漏极的电感值的差异，实现输出信号的放大。这种结构虽然可以实现比环形振荡器更好的噪声性能，但基于变压器耦合技术的电路对无源器件的匹配要求相当高，电感之间的失配会导致电压幅度的不稳定，并通过幅度-相位(AM-PM)调制增大环路的相位噪声。此外，该结构共需要4个电感，这大大增加了芯片的面积和成本。
技术实现要素：
本发明所要解决的技术问题是提供一种通过数字控制字调谐输出频率，在降低功耗的同时，能够兼顾高相位噪声性能实现的工作在近阈值电源电压下的数控振荡器。本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种工作在近阈值电源电压下的数控振荡器，包括DCO振荡电路和自举型缓冲器，其中，DCO振荡电路的两个输入端分别外接输入电流与调谐控制字OTW；DCO振荡电路的DCOp差分振荡信号输出端与自举型缓冲器的DCOp差分振荡信号输入端相连接，DCO振荡电路的DCOn差分振荡信号输出端与自举型缓冲器的DCOn差分振荡信号输入端相连接。作为本发明的一种优选技术方案：所述自举型缓冲器包括第一PMOS晶体管Mp1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第一自举电容CP1、第二自举电容CP2、第三自举电容CN1和第四自举电容CN2，其中：自举型缓冲器的DCOp差分振荡信号输入端分别接第二自举电容CP2的上极板、第三自举电容CN1的上极板、第二PMOS晶体管MP2的栅极和第二NMOS晶体管MN2的栅极；自举型缓冲器的DCOn差分振荡信号输入端分别接第一自举电容CP1的上极板、第三自举电容CN1的上极板、第四PMOS晶体管MP4的栅极和第四NMOS晶体管MN4的栅极；第一PMOS晶体管Mp1的源极接电源Vdd；第一PMOS晶体管Mp1的漏极与第一自举电容CP1的下极板、第二PMOS晶体管MP2的源极相连接；第二PMOS晶体管MP2的漏极与第二NMOS晶体管MN2的漏极相连接；第二NMOS晶体管MN2的源极与第三自举电容CN1的下极板、第一NMOS晶体管MN1的漏极相连接；第一NMOS晶体管MN1的源极接地；第三PMOS晶体管MP3的源极接电源Vdd；第三PMOS晶体管MP3的漏极与第二自举电容CP2的下极板、第四PMOS晶体管MP4的源极相连接；第四PMOS晶体管MP4的漏极与第四NMOS晶体管MN4的漏极相连接；第四NMOS晶体管MN4的源极与第四自举电容CN2的下极板、第三NMOS晶体管MN3的漏极相连接；第三NMOS晶体管MN3的源极接地；第一PMOS晶体管Mp1的栅极作为自举型缓冲器的OUTn差分振荡信号输出端，并与第一NMOS晶体管MN1的栅极、第四PMOS晶体管MP4的漏极、第四NMOS晶体管MN4的漏极相连接；第三PMOS晶体管MP3的栅极作为自举型缓冲器的OUTp差分振荡信号输出端，并与第三NMOS晶体管MN3的栅极、第二PMOS晶体管MP2的漏极、第二NMOS晶体管MN2的漏极相连接。作为本发明的一种优选技术方案：所述DCO振荡电路为LC交叉耦合结构振荡器。作为本发明的一种优选技术方案：所述LC交叉耦合结构振荡器包括第五NMOS晶体管MN5、第六NMOS晶体管MN6、第一电感LN、第二电感LP、第一固定电容CfixN、第二固定电容CfixP和可变电容阵列，其中，第一电感LN的一端、第二电感LP的一端共同连接电源Vdd，DCO振荡电路的DCOp差分振荡信号输出端与第二电感LP的另一端、第二固定电容CfixP的上极板、可变电容阵列的其中一个输出端、第五NMOS晶体管MN5的栅极、第六NMOS晶体管MN6的漏极相连接，DCO振荡电路的DCOn差分振荡信号输出端与第一电感LN的另一端、第一固定电容CfixN的上极板、可变电容阵列的另一个输出端、第五NMOS晶体管MN5的漏极、第六NMOS晶体管MN6的栅极相连接，第一固定电容CfixN的下极板与第二固定电容CfixP的下极板彼此相连接，可变电容阵列的输入端接调谐控制字OTW，第五NMOS晶体管MN5的源极、第六NMOS晶体管MN6的源极相连接并接地。作为本发明的一种优选技术方案：所述可变电容阵列包括至少两组结构相同的变容管单元，通过彼此相互并联组成，其中，各组变容管单元分别包括第五PMOS晶体管MP5和第六PMOS晶体管MP6；各组变容管单元中的第五PMOS晶体管MP5的栅极与第六PMOS晶体管MP6的栅极相连接后，并与可变电容阵列的输入端相连接；各组变容管单元中第六PMOS晶体管MP6的源极和漏极相连接后，并与变容管单元的其中一个输出端相连接；各组变容管单元中第五PMOS晶体管MP5的源极和漏极相连接后，并与变容管单元的另一个输出端相连接。本发明所述一种基于工作在近阈值电源电压下的数控振荡器采用以上技术方案与现有技术相比，具有以下技术效果：本发明所设计基于工作在近阈值电源电压下的数控振荡器，采用具有高相位噪声性能的LC交叉耦合结构振荡器，并基于差分结构设计的自举型缓冲器，利用自举电路的原理，通过充电晶体管对自举电容充放电，在电源电压的基础上进行电压量叠加，从而将DCO振荡电路的输出信号进行放大，使输出摆幅达到两倍以上的电源电压值，在保证低功耗的前提下，提高了DCO振荡电路的相位噪声性能，解决了近阈值电源电压下DCO振荡电路功耗与相位噪声之间的矛盾关系。附图说明图1是本发明所设计工作在近阈值电源电压下的数控振荡器的主体电路框图；图2是本发明所设计LC交叉耦合结构振荡器的电路结构示意图；图3是本发明所设计自举型缓冲器的电路结构示意图；图4是本发明所设计自举型缓冲器的瞬态仿真图；图5是本发明所设计工作在近阈值电源电压下的数控振荡器与不含自举型缓冲器的数控振荡器的相位噪声仿真对比图。具体实施方式下面结合说明书附图对本发明的具体实施方式作进一步详细的说明。如图1所示，本发明所设计的一种工作在近阈值电源电压下的数控振荡器，包括DCO振荡电路和自举型缓冲器，其中，DCO振荡电路的两个输入端分别外接输入电流与调谐控制字OTW；DCO振荡电路的DCOp差分振荡信号输出端与自举型缓冲器的DCOp差分振荡信号输入端相连接，DCO振荡电路的DCOn差分振荡信号输出端与自举型缓冲器的DCOn差分振荡信号输入端相连接。本发明所设计工作在近阈值电源电压下的数控振荡器在实际的应用过程当中，其中DCO振荡电路进一步设计采用LC交叉耦合结构振荡器，并针对LC交叉耦合结构振荡器进行了具体设计，如图2所示，所述LC交叉耦合结构振荡器包括第五NMOS晶体管MN5、第六NMOS晶体管MN6、第一电感LN、第二电感LP、第一固定电容CfixN、第二固定电容CfixP和可变电容阵列，其中，各组变容管单元分别包括第五PMOS晶体管MP5和第六PMOS晶体管MP6；各组变容管单元中的第五PMOS晶体管MP5的栅极与第六PMOS晶体管MP6的栅极相连接后，并与可变电容阵列的输入端相连接；各组变容管单元中第六PMOS晶体管MP6的源极和漏极相连接后，并与变容管单元的其中一个输出端相连接；各组变容管单元中第五PMOS晶体管MP5的源极和漏极相连接后，并与变容管单元的另一个输出端相连接；第一电感LN的一端、第二电感LP的一端共同连接电源Vdd，电源Vdd供给Iref电流，DCO振荡电路的DCOp差分振荡信号输出端与第二电感LP的另一端、第二固定电容CfixP的上极板、可变电容阵列的其中一个输出端、第五NMOS晶体管MN5的栅极、第六NMOS晶体管MN6的漏极相连接，DCO振荡电路的DCOn差分振荡信号输出端与第一电感LN的另一端、第一固定电容CfixN的上极板、可变电容阵列的另一个输出端、第五NMOS晶体管MN5的漏极、第六NMOS晶体管MN6的栅极相连接，第一固定电容CfixN的下极板与第二固定电容CfixP的下极板彼此相连接，可变电容阵列的输入端接调谐控制字OTW，第五NMOS晶体管MN5的源极、第六NMOS晶体管MN6的源极相连接并接地。在实际应用当中，本发明不仅针对DCO振荡电路提出了具体设计，而且针对自举型缓冲器设计了具体的电路结构，如图3所示，自举型缓冲器包括第一PMOS晶体管Mp1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第一自举电容CP1、第二自举电容CP2、第三自举电容CN1和第四自举电容CN2，其中，自举型缓冲器的DCOp差分振荡信号输入端分别接第二自举电容CP2的上极板、第三自举电容CN1的上极板、第二PMOS晶体管MP2的栅极和第二NMOS晶体管MN2的栅极；自举型缓冲器的DCOn差分振荡信号输入端分别接第一自举电容CP1的上极板、第三自举电容CN1的上极板、第四PMOS晶体管MP4的栅极和第四NMOS晶体管MN4的栅极；第一PMOS晶体管Mp1的源极接电源Vdd，电源Vdd供给Iref电流；第一PMOS晶体管Mp1的漏极与第一自举电容CP1的下极板、第二PMOS晶体管MP2的源极相连接；第二PMOS晶体管MP2的漏极与第二NMOS晶体管MN2的漏极相连接；第二NMOS晶体管MN2的源极与第三自举电容CN1的下极板、第一NMOS晶体管MN1的漏极相连接；第一NMOS晶体管MN1的源极接地；第三PMOS晶体管MP3的源极接电源Vdd，电源Vdd供给Iref电流；第三PMOS晶体管MP3的漏极与第二自举电容CP2的下极板、第四PMOS晶体管MP4的源极相连接；第四PMOS晶体管MP4的漏极与第四NMOS晶体管MN4的漏极相连接；第四NMOS晶体管MN4的源极与第四自举电容CN2的下极板、第三NMOS晶体管MN3的漏极相连接；第三NMOS晶体管MN3的源极接地；第一PMOS晶体管Mp1的栅极作为自举型缓冲器的OUTn差分振荡信号输出端，并与第一NMOS晶体管MN1的栅极、第四PMOS晶体管MP4的漏极、第四NMOS晶体管MN4的漏极相连接；第三PMOS晶体管MP3的栅极作为自举型缓冲器的OUTp差分振荡信号输出端，并与第三NMOS晶体管MN3的栅极、第二PMOS晶体管MP2的漏极、第二NMOS晶体管MN2的漏极相连接。本发明还针对所设计工作在近阈值电源电压下的数控振荡器进行仿真，如图4所示，DCO振荡电路的单端输出信号摆幅为590mV，经过本发明具体设计的自举型缓冲器放大后，该输出信号摆幅提升至1.35V，超过了放大前信号摆幅的两倍。接着，将本发明所设计工作在近阈值电源电压下的数控振荡器与不含自举型缓冲器的数控振荡器，进行相位噪声仿真对比，如图5所示，在1MHz频偏处，不含自举型缓冲器的数控振荡器的相位噪声为-106.4dBc/Hz，而采用本发明设计经过自举型缓冲器放大后，输出信号的相位噪声下降至-116.8dBc/Hz，也就是说本发明的设计能够将DCO振荡电路的相位噪声性能优化10dBc/Hz。综上所述，本发明所设计基于工作在近阈值电源电压下的数控振荡器，采用具有高相位噪声性能的LC交叉耦合结构振荡器，并基于差分结构设计的自举型缓冲器，利用自举电路的原理，通过充电晶体管对自举电容充放电，在电源电压的基础上进行电压量叠加，从而将DCO振荡电路的输出信号进行放大，使输出摆幅达到两倍以上的电源电压值，在保证低功耗的前提下，提高了DCO振荡电路的相位噪声性能，解决了近阈值电源电压下DCO振荡电路功耗与相位噪声之间的矛盾关系。上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。