本发明涉及一种电流传输器,特别涉及一种差动电压式电流传输器及包含其的双二阶滤波电路。
背景技术:
:作为连续时间滤波器的一个重要分支,电流传输器(courrentconveryor:CCll)以及由其衍生的有源器件构成的滤波电路,从上世纪七十年代一被提出,就一直备受学者的青睐。而CCll作为最基本的电流模式电路积木块,因其信号带宽比较宽,动态范围大,电流结构简单以及较低的功耗,在滤波、振荡、放大等方面均有广泛的应用,但是,CCll只有一个高阻的电压输入端子(Y),这个缺陷在处理差分信号的时候,表现的特别明显,而差分信号又在现代的模拟信号处理,自动控制过程以及其他的通信或者射频系统中应用十分广泛。因此,差动电压式电流传输器(differentialvoltagecurrentconveyors:DVCC)就应运而生。DVCC结合了CCII和DDA(differentialdifferenceamplifier)的结构特点,具有两个差分输入端子(Y1和Y2),其优势在于它X端的电压为两个Y端的电压差,具有优异的差模输入特性和较高的共模信号抑制能力。差动电压式电流传输器由H.O.Elwan和A.M.Soliman两位学者在1997年提出,该器件的电路符号如图1所示。这是一个五端口有源器件,其中Y1、Y2的输入阻抗很高,为差分电压输入端;X端的输入阻抗很低,输入的电流信号极性可以为正也可以为负。Z+,Z-的输出阻抗都很高,能够输出相位互补的电流信号。设各端口电流正向流入,则其理想端口特性用混合参数矩阵方程表示为:Vxiy1iy2iz+iz-=01-100000000000010000-10000IxVy1Vy2Vz+Vz-]]>即:Vx=Vy1-Vy2,iy1=iy2=0,iz+=ix,iz-=-ix。图2是目前应用最广泛的DVCC的MOS实现电路,该电路中,M1,M2和M3,M4采用交叉连接的差分对结构,组成差分输入端,M1,M2和M3,M4对称,具有较高共模抑制能力。M7和M8构成电流镜,迫使静态时M1和M3的漏电流之和等于M2和M4的漏电流之和,即Id1+Id3=Id4+Id2,变形可得:Id1-Id2=Id4-Id3,因此VG1-VG2=VG4-VG3,因为VG1=Vy2,VG2=0,VG3=Vx,VG4=Vy1,于是可得Vx=Vy1-Vy2。M9和M12提供负反馈,降低输出电阻,且Vx独立于X端的输出电流,M10,M13组成电流镜,迫使IZ+=IX。本电路所有的MOS管都工作在饱和状态,且所有的PMOS的源极都接到电源正极,而所有的NMOS的源极都接到电源负极。其中,M1,M2和M3,M4组成差分对,有相同的源电压,因此,M1,M2和M3,M4的衬底虽然没有接到负电源端,但是它们的阈值电压具有相同的变化,当输入共模信号的时候,阈值电压的变化能够被相互抵消,所以整个电路对体效应造成的阈值电压变化不敏感。可以采用单一的n阱或者pn阱工艺实现。这个结构从IC工艺,还是特性曲线,速度,带宽,准确度以及灵敏度等各个方面都有较好的设计和改进。DVCC的两个Y端都具有很高的输入阻抗(MΩ级),没有电流流经Y端,所以能够实现差动电压特性,这个特点是传统的电流传输器入CCI和CCII、CCCII等所没有的优点,充分利用此特性进行电路,能够有效地减少有源器件的个数。X端电压可反映Y1和Y2端的差动电压,其输入阻抗非常小(约10Ω),比CCII更接近理想(CCII的输入阻抗约100Ω)状况,X端的电压跟随误差很小。而Z端具有很高的输出阻抗(>1MΩ),可以把输入电流复制到输出端。最后由于DVCC内部是由全CMOS电路实现,所以工作速度快,而且工作频率可以更加高。虽然DVCC具有优异的差模输入特性和较高的共模信号抑制能力,但是却有一个很大的缺点,就是不具备电调谐特性。技术实现要素:为了解决上述技术问题,本发明提供一种具备电调谐特性、可编程控制的差动电压式电流传输器,并提供一种包含差动电压式电流传输器的双二阶滤波电路。本发明解决上述问题的技术方案是:一种差动电压式电流传输器,包括开关控制电路、第一至第十六MOS管,第一MOS管的栅极作为差动电压式电流传输器的Y2端,第一MOS管、第二MOS管的源极与第五MOS管的漏极相连,第一MOS管的漏极、第三MOS管的漏极、第七MOS管的漏极、第七MOS管的栅极与第八MOS管的栅极相连,第五MOS管、第六MOS管的栅极接Vb1,第二MOS管的栅极接地,第二MOS管、第四MOS管、第八MOS管的漏极与第九MOS管的栅极相连,第三MOS管、第四MOS管的源极与第六MOS管的漏极相连,第三MOS管的栅极、第九MOS管的漏极、第十MOS管的漏极连接在一起并作为差动电压式电流传输器的X端,第四MOS管的栅极作为差动电压式电流传输器的Y1端,第十MOS管的栅极、第十二MOS管的栅极、第十二MOS管的漏极与第十三MOS管的漏极相连,第十一MOS管的栅极与第九MOS管的栅极相连,第十一MOS管的漏极、第十五MOS管的漏极、第十五MOS管的栅极与第十六MOS管的栅极相连,第十六MOS管的漏极与第十四MOS管的漏极相连,第十四MOS管、第十三MOS管的栅极接Vb2,第七MOS管、第八MOS管、第九MOS管、第十一MOS管、第十四MOS管、第十三MOS管的源极接电源正极,第五MOS管、第六MOS管、第十MOS管、第十二MOS管、第十五MOS管、第十六MOS管的源极接电源负极,所述开关控制电路的一端分别与第九MOS管、第十MOS管的栅极相连,开关控制电路的另一端作为差动电压式电流传输器的Z端。上述差动电压式电流传输器中,所述开关控制电路包括2M个PMOS管和2M个NMOS管;2M个PMOS管均分为两部分,第一部分中M个PMOS管的源极均接电源正极,第一部分中M个PMOS管的栅极均连接第九MOS管的栅极,第一部分中M个PMOS管的漏极分别与第二部分中M个PMOS管的源极相连,第二部分中M个PMOS管的栅极连接第一开关序列,第二部分中M个PMOS管的漏极连接在一起并作为差动电压式电流传输器的Z端;2M个NMOS管均分为两部分,第一部分中M个NMOS管的漏极连接在一起并与差动电压式电流传输器的Z端连接,第一部分中M个NMOS管的栅极连接第二开关序列,第一部分中M个NMOS管的源极分别与第二部分中M个NMOS管的漏极相连,第二部分中M个NMOS管的栅极均连接第十MOS管的栅极,第二部分中M个NMOS管的源极均接电源负极。上述差动电压式电流传输器中,所述第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第十MOS管、第十二MOS管、第十五MOS管、第十六MOS管为NMOS管,所述第七MOS管、第八MOS管、第九MOS管、第十一MOS管、第十三MOS管、第十四MOS管为PMOS管。上述差动电压式电流传输器中,所述第二开关序列为第一开关序列的反相。一种双二阶滤波电路,包括第一至第六电流传输器,第一至第六电流传输器均为上述的差动电压式电流传输器,其中,第一电流传输器、第二电流传输器、第三电流传输器的Y2端均接地,第一电流传输器、第二电流传输器、第三电流传输器的Y1端均接电源,第一至第六电流传输器的X端均经一接地电阻后接地,第一电流传输器、第四电流传输器的Z端与第六电流传输器的Z0端相连,第二电流传输器的Z端、第四电流传输器的Y1端、第五电流传输器的Z端与第六电流传输器的Z1端相连,第四电流传输器的Y1端经第一电容后接地,第四电流传输器、第五电流传输器的Y2端接地,第五电流传输器的Y1端经第二电容后接地,第三电流传输器的Z端、第五电流传输器的Y1端与第六电流传输器的Z2端相连,第六电流传输器的Y1端接地,第六电流传输器的Y2端与其Z0端相连并作为滤波电路的输出端。本发明的有益效果在于:1、本发明的差动电压式电流传输器包括开关控制电路,开关控制电路包括数量相同的PMOS管和NMOS管,PMOS管和NMOS管构成由数字信号控制的开关阵列,从而控制差动电压式电流传输器的Z输出端的电流大小,具有数字可控的电流增益,而同时又兼具电流传输器差动电压输入的特性,具有结构简单、适用范围广的优点以及电调谐特性。2、本发明的双二阶滤波电路中的每个电流传输器均设有开关控制电路,从而使得双二阶滤波电路不仅具有结构简单、能够实现五种基本的滤波功能等其他滤波器的优点,而且能够通过控制双二阶滤波电路的数字控制位的值,实现增益、角频率和品质因数等关键技术指标的独立调谐。附图说明图1为现有的差动电压式电流传输器的电路符号图。图2为现有的差动电压式电流传输器的电路图。图3为本发明的差动电压式电流传输器的电路图。图4为本发明的差动电压式电流传输器的电路符号图。图5为本发明的差动电压式电流传输器的电流传输特性图。图6为本发明的双二阶滤波电路的电路图。图7为本发明的双二阶滤波电路实现带通的滤波功能时数字控制位第一次取值时的仿真结果图。图8为本发明的双二阶滤波电路实现带通的滤波功能时数字控制位第二次取值时的仿真结果图。图9为本发明的双二阶滤波电路实现低通的滤波功能时数字控制位第一次取值时的仿真结果图。图10为本发明的双二阶滤波电路实现低通的滤波功能时数字控制位第二次取值时的仿真结果图。图11为本发明的双二阶滤波电路实现高通的滤波功能时数字控制位第一次取值时的仿真结果图。图12为本发明的双二阶滤波电路实现高通的滤波功能时数字控制位第二次取值时的仿真结果图。具体实施方式下面结合附图和实施例对本发明作进一步的说明。如图3、图4所示,一种差动电压式电流传输器,包括开关控制电路1、第一至第十六MOS管M16,第一MOS管M1的栅极作为差动电压式电流传输器的Y2端,第一MOS管M1、第二MOS管M2的源极与第五MOS管M5的漏极相连,第一MOS管M1的漏极、第三MOS管M3的漏极、第七MOS管M7的漏极、第七MOS管M7的栅极与第八MOS管M8的栅极相连,第五MOS管M5、第六MOS管M6的栅极接外部偏置电压Vb1,第二MOS管M2的栅极接地,第二MOS管M2、第四MOS管M4、第八MOS管M8的漏极与第九MOS管M9的栅极相连,第三MOS管M3、第四MOS管M4的源极与第六MOS管M6的漏极相连,第三MOS管M3的栅极、第九MOS管M9的漏极、第十MOS管M10的漏极连接在一起并作为差动电压式电流传输器的X端,第四MOS管M4的栅极作为差动电压式电流传输器的Y1端,第十MOS管M10的栅极、第十二MOS管M12的栅极、第十二MOS管M12的漏极与第十三MOS管M13的漏极相连,第十一MOS管M11的栅极与第九MOS管M9的栅极相连,第十一MOS管M11的漏极、第十五MOS管M15的漏极、第十五MOS管M15的栅极与第十六MOS管M16的栅极相连,第十六MOS管M16的漏极与第十四MOS管M14的漏极相连,第十四MOS管M14、第十三MOS管M13的栅极接外部偏置电压Vb2,第七MOS管M7、第八MOS管M8、第九MOS管M9、第十一MOS管M11、第十四MOS管M14、第十三MOS管M13的源极接电源正极,第五MOS管M5、第六MOS管M6、第十MOS管M10、第十二MOS管M12、第十五MOS管M15、第十六MOS管M16的源极接电源负极,所述开关控制电路1的一端分别与第九MOS管M9、第十MOS管M10的栅极相连,开关控制电路1的另一端作为差动电压式电流传输器的Z端。所述开关控制电路1包括2M个PMOS管和2M个NMOS管,M=K+1;2(K+1)个PMOS管均分为两部分,第一部分中(K+1)个PMOS管(Mp0、Mp1、Mp2、Mp3、……、Mpk)的源极均接电源正极,第一部分中(K+1)个PMOS管的栅极均连接第九MOS管M9的栅极,第一部分中(K+1)个PMOS管的漏极分别与第二部分中(K+1)个PMOS管(Mpd0、Mpd1、Mpd2、Mpd3、……、Mpdk)的源极相连,第二部分中(K+1)个PMOS管的栅极连接第一开关序列(d0、d1、d2、d3……dk),第二部分中(K+1)个PMOS管的漏极连接在一起并作为差动电压式电流传输器的Z端;2(K+1)个NMOS管均分为两部分,第一部分中(K+1)个NMOS管(Mnd0,Mnd1,Mnd2,Mnd3,……,Mndk)的漏极连接在一起并与差动电压式电流传输器的Z端连接,第一部分中(K+1)个NMOS管的栅极连接第二开关序列第二开关序列是第一开关序列的反相,第一部分中(K+1)个NMOS管的源极分别与第二部分中(K+1)个NMOS管(Mn0,Mn1,Mn2,Mn3,……,Mnk)的漏极相连,第二部分中(K+1)个NMOS管的栅极均连接第十MOS管M10的栅极,第二部分中(K+1)个NMOS管的源极均接电源负极。所述第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第十MOS管M10、第十二MOS管M12、第十五MOS管M15、第十六MOS管M16为NMOS管,所述第七MOS管M7、第八MOS管M8、第九MOS管M9、第十一MOS管M11、第十三MOS管M13、第十四MOS管M14为PMOS管。该电路中,M1,M2和M3,M4采用交叉连接的差分对结构,组成差分输入端,具有较高共模抑制能力。在制作过程中,要保证M1,M2和M3,M4对称。M7和M8构成电流镜,迫使静态时M1和M3的漏电流之和等于M2和M4的漏电流之和,即Id1+Id3=Id4+Id2,变形可得:Id1-Id2=Id4-Id3,因此VG1-VG2=VG4-VG3,因为VG1=Vy2,VG2=0,VG3=Vx,VG4=Vy1,于是可得Vx=Vy1-Vy2。M9和M12提供负反馈,降低输出电阻,且Vx独立于X端的输出电流,M10,M13组成电流镜,迫使IZ+=IX。本电路所有的MOS管都工作在饱和状态。且所有的PMOS的源极都接到正电源端,而所有的NMOS的源极都接到负电源端。其中,M1,M2和M3,M4组成差分对,有相同的源电压,因此,M1,M2和M3,M4的衬底虽然没有接到负电源端,但是它们的阈值电压具有相同的变化,当输入共模信号时候,阈值电压的变化能够被相互抵消,所以整个电路对体效应造成的阈值电压变化不敏感。可以采用单一的n阱或者pn阱工艺实现。这个结构从IC工艺,还是特性曲线,速度,带宽,准确度以及灵敏度等各个方面都有较好的设计和改进。PMOS管Mp0、Mp1、Mp2、Mp3、……、Mpk,和Mpd0、Mpd1、Mpd2、Mpd3、……、Mpk,由开关序列d0、d1、d2、d3……dk所控制,同理MMOS管Mn0、Mn1、Mn2、Mn3、……、Mnk,和Mnd0、Mnd1、Mnd2、Mnd3、……、Mndk,由开关序列所控制。这两组MOS管构成由数字信号控制的开关阵列,控制DVCC的z输出端的电流,使得z端的电流增益不再是1,而是变成一个由n(n=k+1)位数字信号控制的增益g。g=(20×d0+21×d1+…2i×di+…2k×dk)i=0,1…k,di是数字控制信号,为0或1。当di=0时,此开关断开,没有电流流过该支路,反之当di=1时,此开关闭合,有电流流过该支路,所有支路的电流之和为Z的电流。本发明中差动电压式电流传输器的端口特性方程可以用下面的矩阵表示:Vxiy1iy2iz+iz-=01-1000000000000g0000-10000IxVy1Vy2Vz+Vz-]]>图5给出了包含三个电流支路(d0,d1,d2)的DVCC的电流传输特性曲线。(a)为输入差分电压ΔV(VY1-VY2)到Z端输出电流Iz的直流传输特性曲线,(b)为K=1,3,5,7时,Z端输出电流Iz的交流响应。由直流传输特性曲线可知,ΔV从在±1.0V的范围内变化,Iz具有较好的线性特性。而由交流响应曲线可以看出,DPDVCC的带宽约为60MHz,电流增益约从0dB增加到30dB。本发明针对DVCC不具备电调谐的缺点,提出了一种具有数字可编程控制的DVCC:DPDVCC,其突出优点是采用数字编程的方式控制DVCC的Z端输出电流大小,具有数字可控的电流增益,而同时又兼具DVCC差动电压输入的特性,非常适合用来设计具备电调谐特性的差分信号处理电路。本发明还提供了一种双二阶滤波电路,包括第一电流传输器21、第二电流传输器22、第三电流传输器23、第四电流传输器24、第五电流传输器25和第六电流传输器26,第一至第六电流传输器26均为上述的差动电压式电流传输器,其中,第一电流传输器21、第二电流传输器22、第三电流传输器23的Y2端均接地,第一电流传输器21、第二电流传输器22、第三电流传输器23的Y1端均接电源,第一至第六电流传输器26的X端均经一接地电阻后接地,第一电流传输器21、第四电流传输器24的Z端与第六电流传输器26的Z0端相连,第二电流传输器22的Z端、第四电流传输器24的Y1端、第五电流传输器25的Z端与第六电流传输器26的Z1端相连,第四电流传输器24的Y1端经第一电容C0后接地,第四电流传输器24、第五电流传输器25的Y2端接地,第五电流传输器25的Y1端经第二电容C1后接地,第三电流传输器23的Z端、第五电流传输器25的Y1端与第六电流传输器26的Z2端相连,第六电流传输器26的Y1端接地,第六电流传输器26的Y2端与其Z0端相连并作为滤波电路的输出端。显然,这是一个电压模式双二阶滤波电路,这里的Vout是输出电压,V0,V1,V2均为输入电压,ga0,ga1,ga2,gb0,gb1,gb代表DPDVCCs的电流增益,Ra0,Ra1,Ra2,Rb0,Rb1,Rb是连接到DPDVCC的x的接地电阻,C0,C1为积分电容。整个电路的电压增益G,角频率ωo,以及品质因素Q如表1示:表1所示双二阶滤波器的关键参数由表1可见,增益G可通过改变DPDVCC的电流增益(ga0,ga1,ga2,gb)的数字控制位来实现独立调节。而ωo,Q则可以gb0,gb1的数字控制位来实现正交调节,因而具备电可调谐的特性。接下来采用Hspice仿真工具和0.18μmCMOS工艺参数,对图6所示的电路进行了仿真分析。具体的仿真参数设置如下:电源电压为V±=±1.25V,Vb1=-0.45V,Vb2=-0.3V。各无源元件设置为:Rb=Ra0=Ra1=Ra2=0.5kΩ,Rb0=Rb1=5kΩ,C0=C1=1.5uf.表至表7给出了数字控制位的不同取值,而相应的仿真结果则如图7至图12所示。首先,当V1=Vin和V2=V0=0时,图6能够实现带通(BPF)的滤波功能,由表可知,此时在保持ω0和Q不变的情况下,增益可通过改变ga1的值来调节。当保持f0=0.212MHz,Q=1不变时,取如表所示的数字控制位,可得增益分别为GBP=0dB,9.54dB,14dB,16.9dB。仿真结果如图7所示。而ω0和Q则能够通过改变gb0和gb1的数字控制位来实现正交调节,其数字控制位如表3所示,仿真结果如图8所示。表2BPF中增益的数字控制位(ω0和Q不变)表3BPF中正交调节ω0和Q的数字控制位当V2=Vin和V0=V1=0时,图6能够实现低通(LPF)的滤波功能,由表4可知,此时在保持ω0和Q不变的情况下,增益可以通过改变ga2的值来调节,在保持f0=0.212MHz,Q=1不变的增益情况下,选取如表4所示的数字控制位,可得增益分别为GBP=0dB,9.54dB,14dB,16.9dB仿真结果如9所示。而ω0和Q则能够通过改变gb0和gb1的数字控制位来实现正交调节,其数字控制位如表5所示,仿真结果如图10所示.表4LPF中增益的数字控制位(ω0和Q不变)表5LPF中正交调节ω0和Q的数字控制位同理,可得图6实现高通(HPF)滤波功能时(V0=VinandV2=V1=0),数字控制位为如表6所示,仿真结果如图11所示。而ω0和Q则能够通过改变gb0andgb1的数字控制位来实现正交调节,其数字控制位如表7所示,仿真结果如图12所示。表6HPF中增益的数字控制位(ω0和Q不变)表7HPF中正交调节ω0和Q的数字控制位由图7到图12所示的仿真结果可以看出,基于DPDVCC的滤波器不仅具有和基于DVCC的滤波器类似的优点,如能够实现五种基本的滤波功能,电路结构简单等,而且能够通过控制DPDVCC的数字控制位的值,能够实现增益,角频率和品质因数等关键技术指标的独立调谐。当前第1页1 2 3