一种支持热插拔功能的电路的制作方法

本实用新型涉及热插拔技术，特别涉及一种支持热插拔功能的电路。

背景技术：

现有技术中，逻辑驱动器件图如图1所示，主要分为上位机端的逻辑器件即逻辑模块A(端口CMOS驱动芯片的接口由Q1、Q2和寄生二极管D1、D2、D3、D4组成)和外设驱动芯片的逻辑器件即逻辑模块B(RGB控制芯片的接口电路由Q3和Q4组成)。

机芯板与外设驱动芯片在工作中，经常需要带电插拔外围的外设驱动芯片，在热插拔的过程中会造成机芯板到电源损坏或者造成逻辑器件损坏。

技术实现要素：

本实用新型提供的一种支持热插拔功能的电路，能够增加电路的稳定性。

为达到上述目的，本实用新型的技术方案是这样实现的：

一种支持热插拔功能的电路，包括：

上位机；

所述上位机包括：上位机控制芯片中的第一接口电路和与所述第一接口电路连接的第一控制电路；

所述第一控制电路用于，当通过总线接口与所述上位机连接的外设驱动芯片下电拔出时避免所述总线接口出现的脉冲电流冲击到所述上位机控制芯片的电源。

所述第一接口电路具体为：第一三极管的栅极与第二三极管的栅极连接，作为所述第一接口电路的输入端；所述第一三极管的源极分别和第二三极管的漏极和所述总线接口的信号端连接；所述第一三极管的漏极分别与第一二极管的正极、所述总线接口的电源端连接；所述第二三极管的源极连接地；所述第一二极管的负极连接第二二极管的负极；所述第二二极管的正极连接第三二极管的正极；所述第三二极管的负极连接第四二极管的负极；所述第四二极管的正极接地；

所述第一控制电路包括：第五二极管；所述第五二极管的正极连接所述上位机的电源；所述第五二极管的负极连接所述第一三极管的漏极。

所述的电路，还包括：通过总线接口与所述上位机连接的外设驱动芯片；

所述外设驱动芯片包括：第二接口电路和第二控制电路；

所述第二接口电路通过所述第二控制电路与所述总线接口连接；

所述第二控制电路用于，当所述外设驱动芯片上电插拔时，在第一工作电压从零上升到稳定状态的期间，所述总线接口与所述第二接口电路的信号线路处于断开状态。

所述第二控制电路包括：中位值电压电路和逻辑开关电路；

所述第二接口电路通过所述逻辑开关电路与所述总线接口连接；

所述中位值电压电路用于，给所述逻辑开关电路输出控制信号，以控制所述逻辑开关电路的通断。

所述第二接口电路具体为：

第三三极管的源极和第四三极管的漏极连接，作为所述第二接口电路的输入端；所述第三三极管的漏极与第一工作电压连接；所述第四三极管的源极接地；所述第三三极管的栅极和所述第四三极管的栅极连接，作为所述第二接口电路的输出端。

所述逻辑开关电路具体为：

第五三极管的漏极通过第五电阻连接第一工作电压；

所述第五三极管的栅极连接所述第一工作电压；所述第一工作电压还与所述总线接口的电源端连接；

所述第六三极管的源极与所述第五三极管的源极连接；所述第六三极管的漏极与所述总线接口的信号端连接；所述第六三极管的栅极与所述中位值电压电路的控制信号输出端连接。

所述中位值电压电路具体为：

第一电阻的第一端和第三电阻的第一端分别接地；

第二电阻的第一端和第四电阻的第一端分别连接第二工作电压；所述第二工作电压为所述第一工作电压转化而来的；

第一电阻的第二端分别与所述第二电阻的第二端、所述第三电阻的第二端和所述第四电阻的第二端连接，作为所述中位值电压电路的控制信号输出端。

本实用新型实施例的有益效果是：

本实用新型所述的支持热插拔功能的电路，包括：上位机；所述上位机包括：上位机控制芯片中的第一接口电路和与所述第一接口电路连接的第一控制电路；所述第一控制电路用于，当通过总线接口与所述上位机连接的外设驱动芯片下电拔出时避免所述总线接口出现的脉冲电流冲击到所述上位机控制芯片的电源。因此，使得该电路中当外设驱动芯片下电拔出时，不会损坏逻辑器件，该电路支持外设驱动芯片下电拔出，增加了电路的稳定性。

附图说明

图1为现有技术中的上位机和外设驱动芯片的连接示意图；

图2为本实用新型一实施例中所述的一种支持热插拔功能的电路的连接示意图；

图3为本实用新型另一实施例中所述的一种支持热插拔功能的电路的连接示意图；

图4为本实用新型另一实施例中所述的一种支持热插拔功能的电路的连接示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

如图2所示，为本实用新型所述的一种支持热插拔功能的电路，包括：

上位机11；当然，所述上位机包括有上位机控制芯片；

所述上位机11包括：上位机控制芯片中的第一接口电路111和与所述第一接口电路111连接的第一控制电路112；

所述第一控制电路112用于，当通过总线接口与所述上位机连接的外设驱动芯片下电拔出时避免所述总线接口出现的脉冲电流冲击到所述上位机控制芯片的电源。因此，使得该电路中当外设驱动芯片下电拔出时，不会损坏逻辑器件，该电路支持外设驱动芯片下电拔出，增加了电路的稳定性。

如图4所示，所述第一接口电路111具体为：第一三极管Q1的栅极与第二三极管Q2的栅极连接，作为所述第一接口电路111的输入端；所述第一三极管Q1的源极分别和第二三极管Q2的漏极和所述总线接口13的信号端连接；所述第一三极管Q1的漏极分别与第一二极管D1的正极、所述总线接口13的电源端连接；所述第二三极管Q2的源极连接地；所述第一二极管D1的负极连接第二二极管D2的负极；所述第二二极管D2的正极连接第三二极管D3的正极；所述第三二极管D3的负极连接第四二极管D4的负极；所述第四二极管D4的正极接地；

所述第一控制电路112包括：第五二极管D5；所述第五二极管D5的正极连接所述上位机11的电源；所述第五二极管D5的负极连接所述第一三极管Q1的漏极。

上述实施例的工作原理与流程如下：

现有技术中，由图1的电路驱动结构可知，在逻辑器件下电拔出时，VCC_A电平变为零，但是总线上的逻辑器件较多时，总线接口上会出现较大值的脉冲电流，该电流会通过逻辑模块A的逻辑接口电路中MOS上的寄生二极管流入VCC_A引脚，损坏电源VCC_A。

本实用新型中，如图4所示，为防止端口电流的回流，在上位机控制芯片端的VCC_A上增加低漏电流的保护二极管D5，这样，脉冲电流就不会冲击到电源VCC_A了；同时，由于二极管D5的存在，会使上位机控制芯片中的逻辑模块A的信号电压下降0.7V(二极管的导通电压)，在正常通信中NMOS管Q5打开，通过上拉电阻R5把信号电平重新拉到VCC_A，从而使逻辑判断电平未受影响。

如图2所示，所述的电路，还包括：通过总线接口13与所述上位机11连接的外设驱动芯片12；

所述外设驱动芯片12包括：第二接口电路122和第二控制电路121；

所述第二接口电路122通过所述第二控制电路121与所述总线接口13连接；

所述第二控制电路121用于，当所述外设驱动芯片12上电插拔时，在在所述外设驱动芯片12的第一工作电压从零上升到稳定状态的期间，所述总线接口13与所述第二接口电路121的信号线路处于断开状态。因此，使得该电路中当外设驱动芯片上电插拔时，避开工作电压的不稳定时间段，从而使逻辑器件得到保护。该电路支持外设驱动芯片上电插拔，增加了电路的稳定性。

如图3所示，所述第二控制电路121包括：中位值电压电路1211和逻辑开关电路1212；

所述第二接口电路12通过所述逻辑开关电路1211与所述总线接口13连接；

所述中位值电压电路1212用于，给所述逻辑开关电路1211输出控制信号，以控制所述逻辑开关电路1211的通断。当VCC_B幅值小于0.7*VCC_B时，所述逻辑开关电路1211断开；当VCC_B幅值大于0.7*VCC_B时，所述逻辑开关电路1211导通，因此，使得该电路中当外设驱动芯片上电插拔时，避开工作电压的不稳定时间段，从而使逻辑器件得到保护。该电路支持外设驱动芯片上电插拔，增加了电路的稳定性。

如图4所示，所述第二接口电路122具体为：

第三三极管D3的源极和第四三极管D4的漏极连接，作为所述第二接口电路的输入端；所述第三三极管D3的漏极与第一工作电压连接；所述第四三极管D4的源极接地；所述第三三极管D3的栅极和所述第四三极管D4的栅极连接，作为所述第二接口电路122的输出端。

所述逻辑开关电路1211具体为：

第五三极管Q5的漏极通过第五电阻R5连接第一工作电压；

所述第五三极管Q5的栅极连接所述第一工作电压；所述第一工作电压还与所述总线接口13的电源端连接；

所述第六三极管Q6的源极与所述第五三极管Q5的源极连接；所述第六三极管Q6的漏极与所述总线接口13的信号端连接；所述第六三极Q6管的栅极与所述中位值电压电路1212的控制信号输出端连接。

所述中位值电压电路1212具体为：

第一电阻R1的第一端和第三电阻R3的第一端分别接地；

第二电阻R2的第一端和第四电阻R4的第一端分别连接第二工作电压；所述第二工作电压为所述第一工作电压转化而来的；

第一电阻R1的第二端分别与所述第二电阻R2的第二端、所述第三电阻R3的第二端和所述第四电阻R4的第二端连接，作为所述中位值电压电路1212的控制信号输出端。

上述实施例的工作原理与流程如下：

现有技术中，由图1的电路驱动结构可知，由于两个模块同为同向驱动，如果此时逻辑模块A的Q1导通信号处于高电平，在逻辑模块B带电从模块A插入时，逻辑模块B的电压VCC_B上电是一个缓慢的过程，此时逻辑模块B在没有VCC_B的情况下，PMOS管Q4导通，此时会使信号电平直接接到地端，从而导致逻辑模块A的驱动端口烧毁。

本实用新型中，如图4所示，在逻辑模块B中加上中位值电压电路及NMOS管Q6；中位值电压电路输出的电压值V通过中位平均，使得电平幅值更稳定，VCC_C由VCC_B转化得来的，其中中位值V电压通过R1～R4的调节，大于VCC_B。当逻辑模块B上电插拔时，由于电压VCC_B上升需要时间，中位值电压V上升同样需要时间，当VCC_B幅值上升到0.7*VCC_B时，NMOS管Q6导通(Vgs＞0)，此时电路正常上电工作，并避开不稳定时间段，从而使逻辑器件得到保护。

本实用新型的有益效果如下：

本实用新型在原有功能电路上通过增加二极管、MOS、电阻等简单器件有效组成带电插拔保护电路，利用热插拔过程中的工作原理，使用简单的外围电路实现可支持热插拔的电路功能。有效解决了外设驱动芯片的插拔损坏问题，该专利适用于两个模块都为同向驱动的逻辑端口电路。本实用新型技术实现简单，在基本不增加电路成本的情况下，使不支持带电插拔的逻辑驱动器件电路实现了带电插拔的功能，有效增加了电路的稳定性且降低了大量生产的成本，市场前景广阔。

以上所述仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本实用新型的保护范围内。