一种生物电传感器的专用采样误差校准电路的制作方法

本实用新型涉及采样误差校准电路技术领域，尤其涉及一种生物电传感器的专用采样误差校准电路。

背景技术：

采样误差主要来源于采样开关的电荷注入、时钟馈通，以及电路噪声等因素，其中采样开关的电荷注入是导致误差的主要原因，那么降低采样开关的电荷注入是解决的一大难题。

现有技术中，是采用以下技术进行解决的：

请参阅图1，图1为简化的采样保持电路的沟道电荷注入效应的电路图。

图中MN_0为传输开关，C_0为采样电容，Vin为输入信号，Vout为采样信号。MN_0开关打开（VG为高电平）时，NMOS管沟道中会充满负电荷（电子），当MN_0开关关断时沟道中的负电荷向两端散出，散出在C_0端的电荷会引起Vout的变化，引入了采样误差。一般情况下，沟道电荷注入是误差来源的主要部分。此外，MOS开关的寄生电容和噪声同样会引入误差，这里不详细分析此类误差。

对NMOS，注入电荷可表示为：

；

其中：

W为MOS沟道宽度；

L为MOS沟道长度；

C_ox为MOS栅氧化层单位面积电容；

V_TH为MOS阈值电压；

VDD为MOS导通时的电压；

VIN为输入电压。

考虑体效应V_TH可以表示为：

；

其中： 为MOS管体效应系数； 是半导体静电平衡势垒。

现有的减小电荷注入效应的方法主要有补偿法和下极板采样法。

1、补偿法：

请参阅图2，图2为采用补偿法进行减小电荷注入效应的电路图。

采用PMOS管MP_1作为互补传输管，以及小尺寸的NMOS管MN_2做补偿。MN_1和MN_2关断时注入负电荷，MP_1关断时注入正电荷，所以在关断时能对两种电荷中和减小总的注入电荷。

这种方法很难使注入的负电荷和正电荷相等，不适用于高精度电路，为了减小注入效应需要增大采样电容C_0，这会导致采样速度降低和版图面积增大。

2、下极板采样法：

请参阅图3，图3为下极板采样电路图。

图中，与为一对不交叠时钟，在开启时与同时开启，在关断时先于关断，图中所有开关均存在电荷注入效应。

在采样阶段，与同时导通，关断；在保持阶段，先于关断，同时导通。关断时，在运放的正负输入端形成了两个近似浮空的节点，所以关断时的注入电荷不再“叠加”到运放输入端，再由于运放的高增益，导通后将产生的注入电荷平衡，这就消除了关断产生的注入电荷。

上述电路不能消除关断产生的注入电荷，由于VCM是固定值，所以关断产生的注入电荷也是固定的，这可以通过差分结构消除。

这种下极板采样电路需要一个高增益的运放，而且精度依赖于差分电路器件的匹配性。

现有技术中，还会采用电荷守恒的原理来实现校准的目的：

具体方法如下：

请参阅图4，图4为校准电路采样和校准电压的产生模块电路图。

电路基本原理是通过改变Vdac的电压值来调整Vout。当kv0断开，kn_c接入DAC时，由电容的分压原理，可以得到Vdac变化量引起的Vout变化量为：

；

这里称为校准电压，结合校准算法，可用于校准采样电压Vout。

结合上述的电路基本原理，下面详细描述此电路在实际应用中的校准过程。

请参阅图5，图5为采用电荷校准采样误差的核心电路图。

其中kv0和kn1为MOS传输门开关，kn_c为MOS传输门构成的2选1开关，VCM为电路的中间电平，电压为VDD/2。校准的目的是带误差的VA逐渐逼近于VB。

电路的校准过程如下：

第一：设置VIN=VB=VCM，kn_c接入VCM，DAC控制逻辑控制DAC输出中间电平VCM，这时由于比较器存在失调（），比较器有一个输出电平。

第二：开关kv0断开，由于开关的非理想效应，VA端会引入误差电压，kn_c接入到DAC，此时DAC的输出为VCM。

第三：逐次校准：

若比较器初始输出为高电平，说明VA>VB（这里暂不考虑比较器失调），算法逻辑控制DAC输出电压降低一个步长（LSB），这时VA变为，对应Vout变为。若此时比较器输出仍为高电平，继续将DAC输出下降一个LSB，直到比较器输出变为低电平（VA<VB），这时DAC的控制码即为校准码。在采样电路工作时的保持阶段（即开关kv0断开后）将校准码加载到DAC即可实现对电路的校准。

若比较器初始输出为低电平，则DAC逐次升高一个输出步长(LSB)电压，直到比较器输出变为高电平。

可以看到，为了能提供正向和负向的校准电压，需要提前将DAC的输出设置到中间电平VCM，这样导致DAC只有一半的输出范围用于正向和负向校准电压，没有充分利用DAC的输出范围。根据公式校准电压的最大值为。一般来讲和在相同的数量级，所以范围在0.1~1。假设DAC的位数为N，则可以得到校准电压的最小步长为：，

即。

VDD=3V，N=12时，校准电压步长约为73uV。

一般来讲需要校准的电压误差在几个毫伏，在高精度应用中上述方法为了得到较高的校准精度需要位数较高的DAC。

上述方案中，采用电荷守恒的技术来实现校准的方案为最接近本实用新型的技术方案，但是存在以下缺点：

1、校准精度受电容的限制，不能做到很高的精度。

2、需要较高位数的DAC，导致芯片面积和设计难度的增加。

而且存在的技术问题有：校准电压的步长受ADC参考电压VDD的影响较大，校准电压的动态范围难以设置到毫伏级。

技术实现要素：

有鉴于此，本实用新型的目的是为了提供一种能够解决上述问题的生物电传感器的专用采样误差校准电路。

本实用新型提供了一种生物电传感器的专用采样误差校准电路，包括第一Mos晶体管MN1、第二Mos晶体管MP1、第一开关kv0、第二开关kn1、第三开关kp1、采样电容C0、固定电平输入端VDD、接地端GND、输入电压端VIN、数字模拟转换器DAC、节点输出端子VA和控制逻辑单元CR，所述第二开关kn1和第三开关kp1为双向开关，所述数字模拟转换器DAC上引出一个输出电压端子Vdac，所述第一Mos晶体管MN1的栅极VGN连接所述第二开关kn1的一端，第二开关kn1的另一端连接所述固定电平输入端VDD或者数字模拟转换器DAC上的输出电压端子Vdac，所述第二Mos晶体管MP1的栅极VGP连接所述第三开关kp1的一端，第三开关kp1的另一端连接所述接地端GND或者数字模拟转换器DAC上的输出电压端子Vdac，且第二开关kn1和第三开关kp1不能同时连接所述数字模拟转换器DAC上的输出电压端子Vdac，所述第一Mos晶体管MN1和第二Mos晶体管MP1的源级均与所述第一开关kv0的一端连接，第一开关kv0的另一端与所述输入电压端VIN连接，所述第一Mos晶体管MN1和第二Mos晶体管MP1的漏级同时连接所述节点输出端子VA和采样电容C0的一端，采样电容C0的另一端接地，所述控制逻辑单元CR连接所述数字模拟转换器DAC，控制逻辑单元CR通过控制所述数字模拟转换器DAC来调整所述第一Mos晶体管MN1的栅极VGN和第二Mos晶体管MP1的栅极VGP，进而控制第一Mos晶体管MN1和第二Mos晶体管MP1注入到节点输出端子VA的电荷量。

进一步的，所述第一Mos晶体管MN1为N型Mos晶体管，所述第二Mos晶体管MP1为P型Mos晶体管。

本实用新型提供的一种生物电传感器的专用采样误差校准电路的优点在于：

1、利用第一Mos晶体管MN1和第二Mos晶体管MP1的电荷注入来产生校准电压的方式，不仅减小了校准的电压步长，而且校准精度，即步长与数字模拟转换器DAC和固定电平输入端VDD无关，比例系数更为合理，在DAC精度相同的情况下对比采用电容的方式，能极大的提高校准的精度。

2、在相同精度下降低了对数字模拟转换器DAC位数的要求，所需数字模拟转换器DAC的位数至少能减小1位。

3、第一Mos晶体管MN1和第二Mos晶体管MP1的本身面积小于电容，能够减小版图所需的面积，在同等面积的芯片上，降低设计难度，从而节约大量资源和成本。

4、校准电压的动态范围能根据需要调整到合适的值，且能够设置到毫伏级别，可控性能强。

附图说明

图1为现有技术中简化的采样保持电路的沟道电荷注入效应的电路图；

图2为现有技术中采用补偿法进行减小电荷注入效应的电路图；

图3为现有技术中下极板采样电路图；

图4为现有技术中校准电路采样和校准电压的产生模块电路图；

图5为现有技术中采用电荷校准采样误差的核心电路图；

图6为本实用新型一种生物电传感器的专用采样误差校准电路的电路结构示意图；

图7为本实用新型一种生物电传感器的专用采样误差校准电路的工作原理图；

图8为本实用新型一种生物电传感器的专用采样误差校准电路的扩展电路图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

请参阅图6，图6为本实用新型一种生物电传感器的专用采样误差校准电路的电路结构示意图。

所述校准采样误差电路，包括第一Mos晶体管MN1、第二Mos晶体管MP1、第一开关kv0、第二开关kn1、第三开关kp1、采样电容C0、固定电平输入端VDD、接地端GND、输入电压端VIN、数字模拟转换器DAC、节点输出端子VA和控制逻辑单元CR，所述第二开关kn1和第三开关kp1为双向开关，所述数字模拟转换器DAC上引出一个输出电压端子Vdac，所述第一Mos晶体管MN1的栅极VGN连接所述第二开关kn1的一端，第二开关kn1的另一端连接所述固定电平输入端VDD或者数字模拟转换器DAC上的输出电压端子Vdac，所述第二Mos晶体管MP1的栅极VGP连接所述第三开关kp1的一端，第三开关kp1的另一端连接所述接地端GND或者数字模拟转换器DAC上的输出电压端子Vdac，且第二开关kn1和第三开关kp1不能同时连接所述数字模拟转换器DAC上的输出电压端子Vdac，所述第一Mos晶体管MN1和第二Mos晶体管MP1的源级均与所述第一开关kv0的一端连接，第一开关kv0的另一端与所述输入电压端VIN连接，所述第一Mos晶体管MN1和第二Mos晶体管MP1的漏级同时连接所述节点输出端子VA和采样电容C0的一端，采样电容C0的另一端接地，所述控制逻辑单元CR连接所述数字模拟转换器DAC，控制逻辑单元CR通过控制所述数字模拟转换器DAC来调整所述第一Mos晶体管MN1的栅极VGN和第二Mos晶体管MP1的栅极VGP，进而控制第一Mos晶体管MN1和第二Mos晶体管MP1注入到节点输出端子VA的电荷量，这部分注入的电荷通过采样电容C0在节点输出端子VA上会造成微小的电压变化，从而达到修正节点输出端子VA的电压的目的。

所述第一Mos晶体管MN1为N型Mos晶体管，所述第二Mos晶体管MP1为P型Mos晶体管。

上述电路的校准方法如下：

第二开关kn1和第三开关kp1控制对应的第一Mos晶体管MN1和第二Mos晶体管MP1接入固定电平输入端VDD或者数字模拟转换器DAC上的输出电压端子Vdac，通过控制逻辑单元CR通过控制所述数字模拟转换器DAC来调整所述第一Mos晶体管MN1的栅极VGN和第二Mos晶体管MP1的栅极VGP，进而控制第一Mos晶体管MN1和第二Mos晶体管MP1注入到节点输出端子VA的电荷量，从而改变第一Mos晶体管MN1和第二Mos晶体管MP1的电压，使之逼近输入电压端VIN的电压，从而达到消除误差的目的，第一Mos晶体管MN1注入负电荷产生负的校准电压，第二Mos晶体管MP1注入正电荷产生正的校准电压。

当第一开关kv0断开时，第一Mos晶体管MN1和第二Mos晶体管MP1的沟道总电荷表示为：

；

。

当第一Mos晶体管MN1的栅极VGN和第二Mos晶体管MP1的栅极VGP改变时，第一Mos晶体管MN1和第二Mos晶体管MP1的沟道中的电荷量发生变化，变化的电荷注入到节点输出端子VA，这里不考虑体效应引起的变化，沟道中的电荷量变化表示为：

；

。

且有：

；

；

。

得到注入电荷引入的校准电压变化：

；

。

其中第一Mos晶体管MN1的栅极VGN和第二Mos晶体管MP1的栅极VGP的可变化范围即为数字模拟转换器DAC的输出范围，能够看到与数字模拟转换器DAC输出呈线性关系，实际上用于自校准，能保证单调性即可。

式中W、L、和构成常系数，用过预先设定这个系数的值可以调整的最大变化范围，一般来讲数量级在10^-12，即pF级，的数量级在10^-15，即fF级，有，所以能够通过的值估算的变化范围的数量级在10^-3，即毫伏级别，校准电压的步长为。

校准精度，即步长与数字模拟转换器DAC和固定电平输入端VDD无关，比例系数合理，在数字模拟转换器DAC精度相同的情况下对比采用电容的方式，能极大的提高校准的精度。

请参阅图7，图7为本实用新型一种生物电传感器的专用采样误差校准电路的工作原理图。

其中开关kv1为用于校准电路的开关，开关kv2用于接入电路中的其他功能模块(如量化器，数字模拟转换器DAC等)，第一开关kv0、开关kv1和开关kv2均具有非理想效应。输入电压端VIN能够输入一个缓变的信号。

第二开关kn1和第三开关kp1控制对应的第一Mos晶体管MN1和第二Mos晶体管MP1接入固定电平输入端VDD或者数字模拟转换器DAC输出。电路的基本原理为通过数字模拟转换器DAC调整第一Mos晶体管MN1的栅极VGN和第二Mos晶体管MP1的栅极VGP的电压来控制第一Mos晶体管MN1和第二Mos晶体管MP1注入到节点输出端子VA的电荷量，从而改变节点输出端子VA的电压。

电路工作流程：

1.采样阶段：

第一开关kv0和开关kv1导通，开关kv2断开，第二开关kn1接固定电平输入端VDD，第三开关kp1连接接地端GND，这时第一Mos晶体管MN1和第二Mos晶体管MP1完全导通，电压比较器两端电压等于输入电压端VIN的电压，由于比较器的失调，比较器有一个输出电平。

2.校准阶段

第一开关kv0断开，开关kv1保持导通，开关kv2保持断开，这时由于第一开关kv0的非理想效应（电荷注入等），节点输出端子VA会有电压偏移，这里假设偏移电压和比较器失调之和为，有：

；

。

这里分两种情况，大于0和小于0。

当大于0时，VA>VB，比较器输出高电平，后端的算法逻辑控制数字模拟转换器DAC，从输出电压端子Vdac输出的电压等于固定电平输入端VDD的电压，第二开关kn1接入到数字模拟转换器DAC的输出端，第三开关kp1保持接入接地端GND的状态。然后数字模拟转换器DAC的输出减小一个步长(LSB)，这时节点输出端子VA电压减小一个校准电压步长，如果此时比较器输出低电平则校准完成，将DAC的控制码作为校准码保存，如果此时比较器输出高电平，则继续将数字模拟转换器DAC输出减小一个步长，直到比较器输出为低电平为止。

当小于0时，VA<VB，比较器输出低电平，后端的算法逻辑控制数字模拟转换器DAC，从输出电压端子Vdac输出的电压等于接地端GND的电压，第二开关 kn1保持接入固定电平输入端VDD的状态，第三开关kp1接入到数字模拟转换器DAC输出端。然后数字模拟转换器DAC的输出增加一个步长(LSB)，如果此时比较器输出高电平则校准完成，将数字模拟转换器DAC的控制码作为校准码保存，如果此时比较器输出低电平，则继续将数字模拟转换器DAC输出增加一个步长，直到比较器输出为高电平为止。

在完成校准后接入电路其他结构，实现电路的其他功能。

能够看到采用MOS电荷注入的方法，数字模拟转换器DAC的整个输出范围都能够用于校准电压的正值（增量）或者负值（减量），在数字模拟转换器DAC位数不变的情况下提高了1倍的精度。同时用于电荷注入的第一Mos晶体管MN1和第二Mos晶体管MP1的面积相对于电容的面积小很多，能节省版图面积。

请参阅图8，图8为本实用新型一种生物电传感器的专用采样误差校准电路的扩展电路图。

在实际应用中，可将图6的电路中的注入电荷的第一Mos晶体管MN1和第二Mos晶体管MP1更改为加权并联的形式（图中为四组加权并联），其尺寸满足以下要求：

；

；

；

。

N管和P管的宽度为二进制加权排列，根据沟道电荷表达式，NMOS和PMOS的沟道电荷也为二进制加权分布。在校准过程中采用合理的算法控制开关kn1~kn4和kp1~kp4，能够简化数字模拟转换器DAC的设计。

本实用新型一种生物电传感器的专用采样误差校准电路的有益效果：

1、利用第一Mos晶体管MN1和第二Mos晶体管MP1的电荷注入来产生校准电压的方式，不仅减小了校准的电压步长，而且校准精度，即步长与数字模拟转换器DAC和固定电平输入端VDD无关，比例系数更为合理，在DAC精度相同的情况下对比采用电容的方式，能极大的提高校准的精度。

2、在相同精度下降低了对数字模拟转换器DAC位数的要求，所需数字模拟转换器DAC的位数至少能减小1位。

3、第一Mos晶体管MN1和第二Mos晶体管MP1的本身面积小于电容，能够减小版图所需的面积，在同等面积的芯片上，降低设计难度，从而节约大量资源和成本。

4、校准电压的动态范围能根据需要调整到合适的值，且能够设置到毫伏级别，可控性能强。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。