基于阻断检测的自动增益控制的制作方法

本发明的实施例涉及电子系统，更具体地涉及用于射频通信系统的自动增益控制。

背景技术：

自动增益控制(agc)可以用于各种应用，包括射频(rf)通信系统。agc可以使用环路中的可变增益放大器(vga)来实现，例如反馈或前馈agc环路。

例如，rf通信系统可以包括参考参考电压调整vga控制电压的反馈agc环路。在rf通信系统的接收器附近存在阻断信号或截止频率信号可以影响增益和信噪比(snr)。实现这种阻断信号的适当的阻断抑制是具有挑战性的。

技术实现要素：

所描述的技术的方法和设备各自具有若干方面，其中没有单独一个单独负责其期望的属性。

在一方面，一种通信系统包括：包括被配置为接收输入信号的输入和提供经放大的信号的输出的第一放大器，所述第一放大器被配置为接收第一增益控制信号，所述第一增益控制信号控制所述第一放大器；包括输入和输出的第二放大器，所述第二放大器被配置为接收控制所述第二放大器的可变增益的第二增益控制信号；包括电连接到所述第一放大器的输出的混频器输入和电连接到所述第二放大器的输入的混频器输出的混频器，其中所述混频器被配置为提供混频到所述放大信号，基于所述第二放大器的输出控制所述第二增益控制信号的主环路；以及响应于检测到在所述混频器输出处存在阻断信号而控制所述第一增益控制信号以减小所述第一放大器的可变增益的阻断环路。

在另一方面，一种用于通信系统中的自动增益控制的方法包括：使用第一放大器放大输入信号以产生放大信号；使用第一增益控制信号控制第一放大器的可变增益；基于混频所述放大信号，在混频器的输出处产生混频信号；使用第二放大器放大所述混合信号以产生输出信号；使用第二增益控制信号控制所述第二放大器的可变增益；基于所述第二增益控制信号控制所述第二增益控制信号；使用主环路在所述输出信号上使用阻断环路来检测在所述混合器的输出处的阻断信号的存在；以及响应于检测到所述第一放大器的可变增益而使用所述阻断环路来控制所述第一增益控制信号阻断信号的存在。

在另一方面中，一种接收器包括：其包括经配置以接收输入信号的输入和提供经放大信号的输出的第一放大器，所述第一放大器经配置以接收第一增益控制信号，所述第一增益控制信号控制所述第一放大器；包括输入和输出的第二放大器，所述第二放大器被配置为接收控制所述第二放大器的可变增益的第二增益控制信号；包括电连接到所述第一放大器的输出的混频器输入和电连接到所述第二放大器的输入的混频器输出的混频器，其中所述混频器被配置为提供混频到所述放大的信号，用于基于所述第二放大器的输出控制所述第二增益控制信号的装置，以及用于控制所述第一增益控制信号以响应在混频器输出处检测到阻断信号的存在。

在另一方面，提供了一种接收器。该接收器包括：第一可变增益放大器，包括输入和输出；第二可变增益放大器，包括输入和输出；混合器，在接收器的信号路径中电连接在第一可变增益放大器的输出和输入之间阻断器环，被配置为基于检测在所述混频器的输出处的阻断信号的存在来生成第一控制信号；主环路，被配置为基于所述第二可变增益放大器的输出生成第二控制信号；增益放大器和合并电路。第二控制信号可操作以控制第二可变增益放大器的可变增益。另外，合并电路被配置为基于合并来自阻断环路的第一控制信号和来自主环路的第二控制信号来生成合并的控制信号。合并的控制信号可操作以控制第一可变增益放大器的可变增益。

在另一方面，提供了一种自动增益控制的方法。所述方法包括使用接收器的信号路径来处理输入信号，所述信号路径包括第一可变增益放大器，混频器和第二可变增益放大器，基于检测到阻断信号的存在而产生第一控制信号使用阻断环来控制所述混频器的输出，使用主环路基于所述第二可变增益放大器的输出产生第二控制信号，使用所述第二控制信号来控制所述第二可变增益放大器的可变增益，将所述第一控制信号来自所述主环路的所述第二控制信号，以产生合并的控制信号，以及使用所述合并的控制信号来控制所述第一可变增益放大器的可变增益。

附图说明

在提供这些附图和本文中的相关描述是为了说明所描述的技术的具体实施例，并且不旨在进行限制。

图1是用于通信系统的增益控制电路的一个实施例的示意图。

图2是增益控制电路的另一实施例的示意图。

图3是增益控制电路的另一实施例的示意图。

图4a是增益控制电路的另一实施例的示意图。

图4b是增益控制电路的另一实施例的示意图。

图5a是合并电路的一个实施例的示意图。

图5b是可以在合并器电路中使用的一个示例运算放大器的示意图。

图6是示出根据一个实施例的增益控制电路的阻断环的阈值的选择的曲线图。

具体实施方式

如在下文中参考附图更全面地描述新颖的系统、装置和方法的各个方面。然而，本公开的方面可以以许多不同的形式实施，并且不应被解释为限于贯穿本公开呈现的任何特定结构或功能。相反，提供这些方面使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本公开的范围。基于本文的教导，本领域技术人员应当理解，本公开的范围旨在覆盖本文公开的新颖系统、装置和方法的任何方面，无论是独立实现还是与任何其它方面组合。例如，可以使用本文所阐述的任何数量的方面来实现装置或者实现方法。此外，范围旨在包括使用除了本文所阐述的各种方面之外或不同的结构和/或功能来实践的装置和/或方法。应当理解，本文公开的任何方面可以通过权利要求的一个或多个元件来实现。

尽管本文描述了特定方面，但是这些方面的许多变化和排列落入本公开的范围内。虽然提及了优选方面的一些益处和优点，但是本公开的范围不旨在限于特定的益处、用途或目的。相反，本公开的各方面旨在广泛地适用于不同的有线和无线技术，系统配置，包括光网络、硬盘和传输协议的网络，其中一些通过示例在图中和下面对优选方面的描述。详细描述和附图仅仅是对本公开的说明而不是限制，本公开的范围由所附权利要求及其等同物限定。

可以指定射频(rf)通信系统，例如接收器，以处理某个阻断测试。例如，在点对点通信应用中，阻断信号可以比阈值信号功率高+30db。具有稳健的阻断测试性能的rf通信系统在存在相对大的阻断信号时可以表现出优良的接收器灵敏度。例如，rf通信系统可以在存在与感兴趣的rf信号频率相邻的高功率阻断信号的情况下操作，并且当存在阻断信号时，具有良好阻断性能的rf通信系统仍然可以检测rf信号。

阻断信号可以以各种方式降低rf通信系统的性能。例如，阻断信号可以推动rf通信系统的电路进入饱和，从而降低线性度，例如通过增加三阶互调(im3)。例如，阻断信号可以足够强以使低噪声放大器(lna)达到压缩，从而降低lna的线性度。此外，阻断信号可与rf通信系统的本地振荡器(lo)相位噪声混合并降低信噪比(snr)。

rf通信系统可以包括用于控制输出功率以提供自动增益控制(agc)的单个环路。例如，可以实现单环路以通过控制中频(if)可变增益放大器(vga)的增益来提供agc。

本文公开了基于阻断信号检测的模块增益控制。在用于接收器电路的多级增益控制方案中，可以基于检测混频器的输出处的阻断信号来控制输入级增益或预混频级增益以用于有效阻断信号抑制。另外，可以控制输出级增益或后混合级增益，以便在针对阻断剂排斥(如果有的话)执行预混合增益降低之后恢复并维持适当的输出水平。

因此，本文的rf通信系统可以包括用于提供agc的多个环路。具体地，rf通信系统可以包括主环路和辅助或阻断环路，用于在检测到阻断信号时超控主环路。在某些配置中，阻断环路减少rfvga的增益，而主环路将增加ifvga的增益以恢复输出功率。

在某些配置中，基于将混频器的输出功率与阈值进行比较来选择性地激活阻断环。阈值可以具有各种级别，并且可以被选择以实现优良的线性和噪声性能，例如在阻断条件下相对低的im3/snr降级。

图1是用于诸如rf接收器的通信系统的增益控制电路的一个实施例的示意图。所示的图1的增益控制电路100。图1的电路包括接收电路100的输入信号in的输入放大器102，接收来自输入放大器102的输出的混频器104，滤波器106和接收来自滤波器106的滤波输出的输出放大器108并提供电路100的输出信号out。增益控制电路100还包括阻断环路112、主环路110和合并电路114。

如图1所示，阻断器或辅助环路112接收来自混频器104的混频器输出，并向合并器电路114提供控制信号。另外，主环路110接收输出信号out，并向输出放大器108提供控制信号，合并电路114接收来自阻断环路112的第一控制信号和来自主环路110的第二控制信号，并将合并或组合的控制信号提供给输入放大器102。

所示的增益控制电路100可以例如在rf通信系统中实现。在某些配置中，增益控制电路100包括在超外差接收器中，并且输入信号in对应于接收的射频(rf)信号。例如，在一个实施例中，输入放大器102被实现为rfvga，输出放大器108被实现为ifvga，并且输出信号out对应于可以使用另一混频器被下变频到基带的if信号(图1中未示出)。

如图1所示，输入放大器102和输出放大器108具有可控增益。在某些配置中，输入放大器102和输出放大器108各自被实现为具有由诸如控制电压的控制信号控制的可变增益的vga。

在所示实施例中，输入放大器102接收电路100的输入信号in，并基于其从合并器电路114接收的组合控制信号来放大或衰减输入信号in。另外，输入放大器102将放大的输入信号输出到混频器104。在rf接收器中实现的实施例中，输入放大器102可以是rfvga，在这种情况下，输入信号in是rf信号，混频器104接收放大的rf信号。应当注意，如本文所述的“放大”通常是指作为放大器的输出的信号，而不管信号的增加、减小或不变的幅度。因此，“放大”信号可以通过放大器被“放大”大于、小于或等于单位增益。

混频器104可以是被配置为在信号处理电路中调制或频率转换信号(例如下变频或上变频)的无源或有源混频器。在实施于rf接收器中的实施例中，混频器104例如通过将rf信号下变频到中频(if)来下变频输入信号in。尽管图1中未示出，混频器104可接收一个或多个附加信号，例如本地振荡器(lo)信号以执行下变频。在一些实施例中，混频器104可以用无源混频器、环形混频器和/或双平衡混频器来实现，例如吉尔伯特单元混频器或吉尔伯特单元四元乘法器模块。

滤波器106可以被配置为滤除不想要的信号，例如不期望的谐波。例如，在实施于超外差rf接收器中的实施例中，滤波器106可以是具有通过if频率并滤除不需要的频率的通带的if带通滤波器。

输出放大器108可以用具有由控制信号(例如控制电压)控制的可变增益的vga来实现。在所示的实施例中，输出放大器108接收来自滤波器106的混合和滤波的输出，并且基于其从主环路110接收的控制信号来放大或衰减混合和滤波的信号。另外，输出放大器102提供输出信号out。在rf超外差接收器中实现的实施例中，输出放大器108可以是ifvga，并且电路100的输出信号out是放大的if信号。

主环路110被配置为接收电路100的输出信号out，并且通过合并电路114向输出放大器108提供控制信号和向输入放大器102提供控制信号。在一些实施例中，主环路110可以被配置为参考主环路参考电压来比较输出信号out的电平，以控制放大器102、108的增益，从而通过反馈将输出功率维持在基本上恒定的电平。在一些实施例中，主环路110可以包括用于整形反馈控制环路的响应特性的一个或多个元件。主环路110和示例实施例的进一步细节将在下面结合图2-6讨论。

阻断器或辅助环路112被配置为从混频器104接收混频器输出，并通过合并电路114向输入放大器102提供控制信号。在一些实施例中，阻断环路112被配置为比较混频器104的混频器输出的电平参考阻断环路参考电压以通过合并器电路114控制输入放大器102的增益。在一些实施例中，阻断环路112可包括一个或多个元件，反馈控制环路的响应特性。阻断环路112和示例实施例的进一步细节将在下面结合图2-6讨论。

在所示的电路100中，阻断环路112被配置为在混合器104存在阻断信号的情况下超控主环路110。在一个实施例中，阻断环路112基于将混频器输出与阻断环参考电压进行比较。此外，当检测到阻断信号时，阻断环路112产生降低输入放大器102的增益的控制信号。在该示例中，通过合并电路114，来自阻断环路112的控制信号可以超控来自根据来自阻断环路112的控制信号，可以减少控制输入放大器102中的主环路110和输入放大器102的增益。继续该示例，一旦输入放大器102处的增益减小，输出信号out与主环路110中的主环路参考电压可产生将增加输出放大器108的增益，恢复输出信号out的功率的控制信号。如下面结合图6进一步讨论的，可以调整阻断环路112的参数以确定本文所述的阻断函数的适当性能。应当理解，可以基于各种其他设计考虑，诸如响应时间、环路带宽和/或其它特性、动态特性和/或环路的响应来进一步设计主环路110和阻断环路112。

如图1所示，合并电路114耦合到阻断环路112和主环路110.合并电路114可以被配置为允许来自阻断环路112的控制信号适当地超控来自主环路110的控制信号。在一些实施例中，主环路110和阻断环路112可以使用基于放大器的电路(诸如运算放大器)来实现。在这样的实施例中，合并电路114可以利用具有由主环路110和阻断环路112的放大器进行的电压控制的短路节点来实现。在该示例中，阻断环路112和主环路110中的放大器可以是被设计为具有强牵引能力以在减小增益的方向上驱动到输入放大器102的控制信号。例如，在增益随着控制电压的减小而减小的实施例中，阻断环路112的放大器可以使用比主环路100的放大器的上拉电路更强的下拉电路来实现，由此允许阻断器环路112在阻断器信号存在时超控主环路110。

在其他实施例中，合并电路114还可以包括诸如运算放大器的放大器，使得合并器电路114的短路节点跟随并且短路多个信号路径，其中每个信号路径通过基于放大器的电路来实现。随后是短路节点的放大器也可以被设计为具有强牵引能力，以在减小输入放大器的增益的方向上驱动到输入放大器102的控制信号。例如，在输入放大器的增益随着控制电压的减小而减小的实施例中，合并电路114的放大器可以用强下拉电路来实现。在该示例中，提供到合并器电路114的一个或多个放大器的输入的阻断环路112和主环路100可以是或可以不是基于放大器的电路。

合并电路114的进一步细节和合并电路114的短路节点之后的运算放大器的设计将在下面结合图4a-5b进行讨论。

在一些实施例中，可使用场效应晶体管(fet)(例如金属氧化物半导体(mos))来使用各种技术来实施本文中所揭示的电路元件中的一者或一者以上，例如放大器，混频器和/可以是互补形式的晶体管、结型场效应晶体管(jfet)、横向扩散金属氧化物半导体(ldmos)晶体管、gaas金属半导体场效应晶体管(gaasmesfet)、伪晶高电子迁移率晶体管(phemt)。虽然术语“金属”和“氧化物”可以存在于例如mos中，但是这种晶体管可以具有由除了金属之外的材料(例如多晶硅)制成的栅极，并且具有由除了氧化硅之外的电介质制成的电介质氧化物区域，例如作为高κ电介质。根据一些其它实施例，根据本文所讨论的原理和优点实现的电路元件可以用诸如sige双极晶体管或gaas异质结双极晶体管的双极晶体管来实现。

虽然在图1中未示出，增益控制电路100可以包括附加的一个或多个滤波器、放大电路、驱动级、混频器、衰减器和/或其它电路。如本文所述，图1-4b中的元件的相同或相应的数字和/或名称以及它们的描述指示具有类似或对应的功能和/或特性的元件。

图2是增益控制电路的另一实施例的示意图。图2所示的增益控制电路200包括与图1所示的电路的元件相对应的类似电路元件。说明电路200还包括作为主环路110的示例的主环路110a和作为阻断环路112的示例的阻断环路112a。主环路110a包括检测器206、减法器207和环路滤波器208，以及阻断环路112a包括检测器202、减法器203和环路滤波器204。

主环路检测器206接收电路200的输出信号out以检测用于在主环路减法器207处进行比较的输出信号电平。主环路检测器206可以利用各种检测器中的任何一种来实现，诸如对数检测器，包络检测器，峰值检测器，平方律检波器，均方根(rms)检波器或能够检测其输入信号电平的其它合适的功率检测器。应当理解，主环路检测器206的选择和实现可以进一步基于其对主环路110a的响应特性和效果。

主环路减法器207接收来自主环路检测器206的检测器输出和主环路参考电压mainvref，它们彼此比较以产生减法器输出。在一些实施例中，主环路减法器207可以利用诸如运算放大器的差分放大器来实现。在一些实施例中，主循环减法器207可以与主循环滤波器208组合，或者主循环减法器207的一些或全部功能可以嵌入主循环滤波器208中。

主环路滤波器208接收来自主环路减法器207的减法器输出，并产生主环路输出，其用作来自主环路110a的控制信号。在一些实施例中，主环路滤波器208可以被设计为实现反馈环路中期望的特定传递函数。如上所述，在一些实施例中，主环路滤波器208可以嵌入主环路减法器207的功能。如本文所述，检测器206、减法器207和环路滤波器208组合地被配置为接收输出信号out，并且将输出信号out与主环路参考电压主vref进行比较以产生用于输出放大器108和用于输入放大器102的主环路控制信号通过合并电路114。

阻断环路检测器202接收来自混频器104的混频器输出，并产生检测器输出。因此，阻断环路检测器202被配置为例如检测混频器104处的阻断信号的存在和电平，并将检测器输出输出到减法器203.阻断环路检测器202可以利用各种检测器，例如对数检测器，包络检测器，峰值检测器，平方律检测器，均方根(rms)检测器或能够检测其输入信号电平的其它合适的功率检测器。应当理解，阻断环路检测器202的选择和实现可以进一步基于其对阻断环路112a的响应特性和效果。

阻断环路减法器203接收来自阻断环路检测器202的检测器输出和阻断环路参考电压阻断器vref，并将两者进行比较以产生用于在阻断环路滤波器204处进一步处理的减法器输出。在一些实施例中，阻断环路减法器203可以用诸如运算放大器的差分放大器来实现。在一些实施例中，阻断环路减法器203可以与阻断环路滤波器204组合，或者阻断环路减法器203的一些或全部功能可以嵌入在阻断环路滤波器204中。

阻断环路滤波器204接收来自阻断环路减法器203的减法器输出，并产生阻断环路输出，其用作来自阻断环路112a的控制信号。在一些实施例中，阻断环路滤波器204可以被设计为实现反馈环路中期望的特定传递函数。如上所述，在一些实施例中，阻断环路滤波器204可以嵌入阻断环路减法器203的功能。如本文所述，检测器202、减法器203和环路滤波器204组合地被配置成接收来自混频器104的混频器输出，并且将混频器输出与阻断器环路参考电压(阻断器vref)进行比较，以产生阻断器通过合并电路114用于输入放大器102的环路控制信号。

在一些实施方式中，来自阻断环路112a的控制信号可以调整输入放大器102的增益，这可以导致输出信号out的电平被短暂调整，触发主环路110a产生控制信号到输出放大器108以重新调整输出放大器108的增益，以恢复输出信号out的期望功率电平。

例如，当在混频器104处检测到阻断信号时，阻断环路检测器202输出指示阻断信号的检测的信号，阻断环路减法器203和阻断环路滤波器204可以产生控制信号以降低输入放大器102的增益。当合并器电路114从阻断环路112a接收到控制信号以降低输入放大器102的增益时，来自阻断环路112a的控制信号可以超控来自主环路112a的控制信号以使得输入放大器102的增益降低。在该示例中，在输入放大器102处的降低的增益之后的输出信号out可以被暂时减小，这触发主环110a以恢复输出信号out的功率。

如本文所公开，部分地解耦预混合增益(例如，输入放大器102处的增益)的控制和后混合增益(例如，输出放大器108处的增益)的控制可能是有利的)，因为基于在混频器104处检测到阻断信号和恢复混频后增益来调整预混合增益可以允许有效的阻断信号抑制，而不会牺牲接收器的总体增益或其他性能度量。如下面结合图6进一步讨论的，可以基于各种参数来策略性地确定用于触发阻断环路功能的阈值，其用于控制输入放大器102执行阻断拒绝。

图3是增益控制电路的另一实施例的示意图。图3所示的增益控制电路300包括与图1和图2所示的电路的元件相对应的类似电路元件。所示的增益控制电路300还包括作为主环110的示例的主环110b和作为阻断环112的示例的阻断环112b。主环110b和阻断环112b包括类似的对应于图2所示的电路的元件的电路元件。主环路110b还包括积分器304，阻断环路112b还包括积分器302。

主环积分器304接收主环检测器输出和主环参考电压主vref，并产生主环路110b的控制信号。在所示的电路300中，主环路积分器304组合上述主环路减法器207(图2)和主环路滤波器208(图2)的功能。主环积分器304可以用例如具有电容反馈的运算放大器或能够执行积分的任何其它类似电路来实现。在一些实施例中，主环积分器304可以进一步包括附加电路元件，以例如实现某个期望的传递函数。

阻断环路积分器302接收阻断环路检测器输出和阻断环路参考电压阻断器vref，并产生阻断环路112b的控制信号。在所示的电路300中，阻断环路积分器302组合上文讨论的阻断环路减法器203(图2)和阻断环路滤波器204(图2)的功能。阻断环积分器302可以用例如具有电容反馈的运算放大器或能够执行积分的任何其它类似电路来实现。在一些实施例中，阻断环路积分器302可以进一步包括附加电路元件，以例如实现某个期望的传递函数。

图4a是增益控制电路的另一实施例的示意图。图a所示的增益控制电路400包括与图1-3所示的电路的元件相对应的类似电路元件。所示的增益控制电路400还包括作为主环路110的示例的主环路110c，作为阻断环路112的示例的阻断环路112c，以及合并电路114a，合并电路114a是图1-3的合并电路114的示例。主环路110c和阻断环路112c包括与图2-3所示的电路的元件相对应的类似电路元件。主环路110c还包括运算放大器410和反馈电容器412，阻断环路112c还包括运算放大器402和反馈电容器404。

运算放大器410和主环路110c中的反馈电容器412实现上述主环路积分器304(图3)的示例。在一些实施例中，可选的输入和/或反馈电阻器可以耦合到运算放大器410以实现特定的传递函数。

阻断环路112c中的运算放大器402和反馈电容器404实现上面讨论的阻断环路积分器302(图3)的示例。在一些实施例中，可选的输入和/或反馈电阻器可以耦合到运算放大器402以实现特定的传递函数。

所示的合并电路114a包括跟随在主环路110c和阻断环路112c之后的短路节点，其是基于运算放大器的电路。例如，从主环路110c到合并器电路114a的控制信号是运算放大器410的输出，并且从阻断环路112c到合并器电路114a的控制信号是运算放大器402的输出。

在所示实施例中，运算放大器402和410可以被设计成使得来自阻断环路112c的控制信号可以超越主环路110c产生的控制信号。例如，在输入放大器102的增益随着控制电压的减小而减小的实现中，运算放大器402和410的下拉网络被实现为比运算放大器的上拉网络更强402和410，以允许来自将降低输入放大器102的增益的阻断环路112c(即，运算放大器402的输出)的控制信号超控由主环路110c产生的控制信号(即，输出运算放大器410)。在该示例中，跟随主环110c和阻断环112c的合并电路114a实现min函数，其允许来自主环110c和阻断环112c的较低的控制信号控制输入放大器102的增益关于合并电路114的进一步细节将结合图4b-5b进行讨论。在另一个实施例中，输入放大器102被实现为具有随着控制电压的增加而减小的增益，并且运算放大器402和410的上拉网络被实现为比操作放大器402和410。

图4b是增益控制电路的另一实施例的示意图。图4b所示的增益控制电路450包括与图1-4a所示的电路的元件相对应的类似电路元件。所示电路450还还包括合并电路114b，其是图1-3的合并电路114的示例实现，主环路参考电压数模转换器(dac)414和阻断环路参考电压dac412.所示的合并器电路114b包括放大器407，其是跟随主环路110c的驱动级放大器以及放大器405，其是跟随阻断环112c的驱动级放大器。

驱动级放大器405、407可以用诸如运算放大器的放大器来实现。应注意，省略了用于驱动级放大器405、407的一个或多个信号，连接或元件。驱动级放大器405、407可以接收和放大来自主环路110c和阻断环路112c的相应输出。

所示的合并电路114b包括跟随在放大器405和放大器407之后的短路节点。与上面讨论的示例合并电路114a(图4a)类似，合并电路114b的短路节点是基于运算放大器的电路因为合并器电路114b的短路节点耦合到放大器405、407的输出。在一些实施例中，合并器电路114b可以包括放大器405、407中的一个或两个，使得其可以执行合并功能，即使当一个或多个先前级可以不是基于放大器的电路。虽然所示电路450包括在放大器405、407之前的基于放大器的电路(即，主环路110c和阻断环路112c)，但是在其他实施例中，放大器405、407之前的电路中的一个或两个可以不是基于放大器的电路。下面参照图5a-5b讨论合并电路114的进一步细节。

主环路参考电压dac414将主环路参考电压主vref(图4a)提供到上文论述的运算放大器410(图4a)。阻断环路参考电压dac412向上文所论述的运算放大器402(图4a)提供阻断环路参考电压，阻断器vref(图4a)。虽然在图4b中省略，主参考电压dac414和/或阻断参考电压dac412可以与一个或多个处理器通信。耦合到主参考电压dac414和阻断器参考电压dac412的一个或多个处理器可以执行计算以确定主环路110c和阻断器环路112c的参考电压的适当值。

在一些实施例中，可以基于电路450的各种性能参数来确定主环路和阻断环路110c，112c的参考电压中的一个或两个。例如，处理器可以确定阈值，允许阻断环112c以关于例如信噪比(snr)和三阶互调(im3)的性能度量中的降低或不折衷来执行阻断抑制。结合图6讨论关于选择阻断环路112的阈值的进一步细节。

图5a是合并电路的一个实施例的示意图。所示的合并电路500可以是图1-3的合并电路114的示例实现。合并电路500包括跟随两个基于运算放大器的电路502和504的短路节点506.应注意，省略了基于运算放大器的电路502、504内的一个或多个信号，连接或元件。基于第一运算放大器的电路502接收第一输入vin1，并且基于第二运算放大器的电路504接收第二输入vin2。通过短路节点506，合并电路500输出合并的输出信号vout_merged。

所示的合并器电路500中的基于第一和第二运算放大器的电路502和504被设计为执行min或max函数。例如，耦合到短路节点506的电路502、504中的一个或多个运算放大器可以被设计为具有比实现min功能的上拉网络更强的下拉网络。在该min函数示例中，合并的输出信号vout_merged可以是两个输入信号vin1和vin2中的较小者。在另一示例中，耦合到短路节点506的电路502、504中的一个或多个运算放大器可以被设计为具有比下拉网络更强的上拉网络，这将实现max功能。在该max函数示例中，合并的输出信号vout_merged可以是两个输入信号vin1和vin2中的较大者。

例如，实现min函数的合并电路可以用作图1-4b所示的增益控制电路中的合并电路114。在其他应用中，实现max功能的合并电路可以用作限制例如ifvga的输出范围的限制器。在某些实施例中，基于运算放大器的电路502、504中的被设计为执行min或max功能并且之后是合并器电路500的短路节点506的一个或两个可以是在结合图5b描述关于实现min或max功能的运算放大器设计的进一步细节。另外，在一些实施例中，合并器电路500可以被配置为接收多于两个输入以实现min或max功能，只要短路节点506在产生多于两个输入的基于运算放大器的电路之后即可。

图5b是可以用于示例合并电路的一个示例运算放大器的示意图。所示的运算放大器510是可以由合并器电路500的短路节点506跟随的示例性运算放大器。如上所述，耦合到合并器电路500的短路节点506的运算放大器(例如，510)可以是合并电路500之前的级的一部分或合并电路500本身的一部分。示例运算放大器510包括输入级差分放大器晶体管526、530、536、538、522、528以及增益和输出级晶体管524、540，阻器532和电容器534。

在所示实施例中，晶体管522用作用于产生偏置电流的电流源。另外，晶体管526和530操作为由来自晶体管522的偏置电流偏置的差分晶体管对。此外，晶体管528用于偏置晶体管526和530的源极。晶体管536和538用作电流镜负载到差分晶体管对。另外，晶体管540和524操作为运算放大器510的单端输出级，并且电阻器532和电容器534向运算放大器510提供频率补偿以保持稳定性。

为了实现本文公开的合并器电路500的min或max功能，运算放大器的增益和/或输出级中的上拉和下拉器件可以被适当地设计或调整大小以调整相对强度的运算放大器的上拉和下拉网络。例如，在所示的示例性运算放大器510中，由pmos晶体管524提供的电流通过电流镜由栅极电压vbias和pmos晶体管尺寸(w/l)限定。另一方面，nmos晶体管540可以给出高得多的电流，因为其栅极电压不受限制，因为其不像pmos晶体管524那样连接到电流镜。因此，应当理解，所示的示例性运算放大器510提供高于上拉电流(至vdd)的下拉电流(至vss)。在一些实施例中，运算放大器510的两个副本可以在短路节点506(图5a)一起短路以实现合并电路500(图5a)。在这样的实施例中，由于关于晶体管524和540的栅极电压的运算放大器510的设计，下拉网络将接管上拉网络。因此，在该实施例中的合并电路500(图5a)示例可以执行min功能。应当注意，在设计合并电路500(图5a)和运算放大器510时可以考虑进一步的性能参数。例如，可以通过进一步加强nmos晶体管540的尺寸来提高跃迁的锐度。

本文所公开的放大器(例如运算放大器510)可在适当时以互补形式实施。例如，参考图5b中的示例运算放大器510，运算放大器510的互补版本可以用交换的电源和接地电压vdd和vss，用nmos晶体管替代的pmos晶体管522、524、526、528、530，nmos晶体管536、538、540，以及偏置电压vbias相应地调整。例如，如果希望具有相反的结构，则可以翻转放大器510，使得nmos晶体管540连接到来自电流镜的偏置节点，而pmos晶体管524连接到第一或第二晶体管的输出节点输入级(即，晶体管530的漏极和晶体管538的漏极)。应注意，本文提供的对特定放大器的描述仅说明示例实施方式，并且合并电路114可以根据这里讨论的原理和优点与运算放大器的各种版本来实现。

图6是示出用于阻断环路112(图1-4b)的阈值的选择的图。曲线图600示出了snr和用于阻断器环路112的阻断功能的阈值之间的一般关系，并且仅为了说明的目的而不是表示任何特定值而提供曲线600。在上面在图1-4b中讨论的示例性实施例中，来自阻断环路112的控制信号以降低输入放大器102的增益是基于检测在混合器104处存在的阻断信号。在实施如本文所公开的基于阻断信号检测的增益控制时，应该确定混频器104处的阻断信号电平的使能阻止环路112产生超控控制信号以降低输入放大器102的增益。

曲线图600示出了用于启用阻断环路112功能的阈值与互逆混合snr和热snr之间的关系。如果阻断阈值太低(即604)，则即使当混频器104处的阻断信号的电平相对较小时，阻断环112也降低输入放大器102的增益。在这样的实现中，倒数混频snr是高的，因为即使小阻断信号被阻断环路112拒绝，但是热snr受到损害，因为输入放大器102的增益显着减小太快，导致总增益损失。如果阻断阈值太高(即608)，则阻断环路112仅在混合器104处的阻断信号的电平相对较大时降低输入放大器102的增益。在这样的实现中，热snr是高的，因为输入放大器102的增益不会显着减小，从而导致高的总增益。然而，在这种情况下，相互混合snr受到损害，因为阻断环路112不在混合器104处拒绝相对较大的阻断信号。

实线602跟踪互逆混频snr和热snr的组合，使得可以找到当启用阻断环路112时将降低关于snr和im3的性能降级的适当阈值水平(即，606)。

通过调整阻断器环路参考电压，阻断器vref(图1-4a)或输入到阻断环路参考电压dac412(图4b)，和/或调整检测器202的设计或选择参数(图4a-减法器203(图2)，环路滤波器204(图2)，积分器(图3)，放大器402(图4a-4b)和/或电容器404(图4a-4b)，可以调整阻断环路112的触发阈值。在某些实施例中，可以由耦合到阻断环路参考电压dac412的处理器执行适当阈值水平(即，606)的寻找。

本公开的各方面可以在各种电子设备中实现。电子设备的示例可以包括但不限于消费电子产品，消费电子产品的部件，电子测试设备，车辆电子系统等。电子设备的示例可以包括但不限于计算设备，通信设备，电子家用电器，汽车电子系统等。此外，电子设备可以包括未完成的产品。

除非上下文明确要求，否则在整个说明书和权利要求书中，词语“包括”、“正包括”、“包含”、“正包含”等应以包括的意义来解释，排他性或穷举性；也就是说，在“包括但不限于”的意义上。此外，当在本申请中使用时，词语“本文”，“上方”，“下方”和类似含义的词语应当指代应用作为整体，而不是本申请的任何特定部分。在上下文允许的情况下，上述具体实施方式中使用单数或复数的词语也可以分别包括复数或单数。在上下文允许的情况下，涉及两个或更多个项目的列表的词语“或”旨在覆盖该词语的所有以下解释：列表中的任何项目，列表中的所有项目，以及列表中的项目的任何组合。

此外，本文中使用的条件语言，诸如“可以”、“可能”、“可”、“可以”、“例如”、“例”、“诸如”等等之类的除其他之外，特定地另外说明或在所使用的上下文中另外理解，通常旨在表达某些实施例包括某些特征，元件和/或状态，而其他实施例不包括某些特征，元件和/或状态。以任何方式需要一个或多个实施例的特征，元件和/或状态，或者一个或多个实施例必须包括用于决定是否包括这些特征，元素和/或状态的逻辑，用于或不用作者输入或提示将在任何特定实施例中执行。

前述描述和权利要求可以将元件或特征称为“连接”或“耦合”在一起。如本文所使用的，除非另有明确说明，“连接”是指一个元件/特征直接或间接连接到另一元件/特征，并且不一定机械地。同样，除非另有明确说明，“耦合”是指一个元件/特征直接或间接耦合到另一元件/特征，并且不一定机械地耦合。因此，虽然附图中所示的各种示意图描绘了元件和组件的示例布置，但是在实际实施例中可以存在额外的中间元件，设备，特征或组件(假设所描绘的电路的功能不受不利影响)。

如本文所使用的，术语“确定”包括各种各样的动作。例如，“确定”可以包括计算、计算、处理、导出、调查、查找(例如，在表，数据库或另一数据结构中查找)、确定等。此外，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等。此外，“确定”可以包括解析、选择、选择、建立等。此外，如本文所使用的“信道宽度”在某些方面可以包括或者也可以被称为带宽。

上述方法的各种操作可以由能够执行操作的任何合适的装置来执行，诸如各种硬件和/或软件组件，电路和/或模块。通常，图中所示的任何操作可以由能够执行操作的相应功能装置来执行。

结合本公开描述的各种说明性逻辑块，模块和电路可以用通用处理器，数字信号处理器(dsp)、专用集成电路(asic)、字段可编程门阵列信号(fpga)或其它可编程逻辑器件(pld)、离散门或晶体管逻辑，离散硬件组件或其任何组合来实现或执行。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何商业上可获得的处理器，控制器，微控制器或状态机。处理器还可以被实现为计算设备的组合，例如dsp和微处理器的组合、多个微处理器、一个或多个微处理器结合dsp内核或任何其它这样的配置。

本文公开的方法包括用于实现所描述的方法的一个或多个操作或动作。在不脱离权利要求的范围的情况下，方法步骤和/或动作可以彼此互换。换句话说，除非指定操作或动作的特定顺序，否则在不脱离权利要求的范围的情况下，可以修改特定操作和/或动作的顺序和/或使用。

应当理解，实现方式不限于上面所示的精确配置和组件。在不脱离实施方式的范围的情况下，可以对上述方法和装置的布置，操作和细节进行各种修改，改变和变化。

尽管已经根据某些实施例描述了本发明，但是本领域普通技术人员显而易见的其它实施例(包括不提供本文所阐述的所有特征和优点的实施例)也在本发明的范围内。此外，上述各种实施例可以组合以提供另外的实施例。另外，在一个实施例的上下文中示出的某些特征也可以并入到其他实施例中。