一种上电复位电路的制作方法

本发明涉及一种电路，特别是涉及一种新型的上电复位电路。

背景技术：

目前常见的上电复位电路，为充电钳位上电复位电路，如图1所示为现有技术中常见上电复位电路的结构图。如图1所示，该上电复位电路包括左边的多个mos管(pm1，pm2,…pmn)、右边的mos管pm2、电容c0以及一反相器inv1，只有当电源电压高于左边n只mos管的阈值电压之和时，右边的mos管pm2才能给电容c0充电，该上电复位电路避免了没有器件限制电容c的充电时间而导致上电缓慢时复位失效的问题。但是，当电源快速掉电重启时，电容c存储的电荷来不及快速释放，这将导致二次复位失效，说明此上电复位电路不够稳定。

技术实现要素：

为克服上述现有技术存在的不足，本发明之目的在于提供一种上电复位电路，其通过利用nmos管的本身的阈值电压(vth)来建立电路的翻转电压(trigger电压)，同时利用电容充放电的特点来改变其输出信号的延时时间。

为达上述及其它目的，本发明提出一种上电复位电路，包括：

触发电压产生电路，用于产生上电时的上电触发电压和掉电时的掉电触发电压；

延迟电路，用于上电时将上电触发电压延时输出；

整形电路，用于将该延迟电路输出的电压进行整形为数字电路所需的数字信号。

进一步地，该触发电压产生电路包括三个mos管与一电阻。

进一步地，该触发电压产生电路包括三个nmos管与一电阻。

进一步地，该触发电压产生电路包括包括第一nmos管、第二nmos管、第三nmos管以及一电阻，该第一nmos管nm1的栅极、该电阻之一端接电源正端，该电阻的另一端与第一nmos管的漏极、第二nmos管的漏极以及延迟电路相连组成节点vtrig，该第二nmos管的源极接该第三nmos管的漏极，该第三nmos管的源极接地，栅极接该整形电路。

进一步地，该延迟电路包括两个mos管以及一延时电容。

进一步地，该延迟电路包括第一pmos管、第四nmos管以及延时电容，该第一pmos管的源极接电源正端，其栅极与该电阻、该第一nmos管的漏极、该第二nmos管的漏极、以及该第四nmos管的栅极组成该节点vtrig，该第四nmos管的源极与延时电容的一端接地，该第一pmos管的漏极、第四nmos管的漏极、该延时电容的另一端以及该整形电路相连组成节点vdelay。

进一步地，该整形电路包括一施密特触发器、第一反相器和第二反相器。

进一步地，该施密特触发器的输入端连接该节点vdelay，输出端与该第一反相器的输入端相连，该第一反相器的输出端与该第二反相器的输入端以及该第三nmos管的栅极相连组成节点outb，该第二反相器的输出端为该上电复位电路的输出。

进一步地，该第三nmos管为开关，由outb信号控制，当outb信号为高时，第二nmos管与第一nmos管并联，等效nmos的宽长比减小，等效阈值电压下降。

进一步地，该第一pmos管采用倒比管。

与现有技术相比，本发明一种上电复位电路通过利用mos管的本身的阈值电压(vth)来建立电路的翻转电压(trigger电压)，同时利用电容充放电的特点来改变其输出信号的延时时间，实现了一种结构简单，并且可以调整延时时间的上电复位电路。

附图说明

图1为现有技术中常见的上电复位电路的结构图；

图2为本发明一种上电复位电路的电路结构图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图2为本发明一种上电复位电路的电路结构图。如图2所示，本发明一种上电复位电路，包括：触发电压产生电路10、延迟电路20以及整形电路30。

其中，触发电压产生电路10包括nmos管nm1、nm2、nm3以及电阻r0，用于产生上电时的上电触发电压(trigger)和掉电时的掉电触发电压；延迟电路20由pmos管pm0、nmos管nm4以及延时电容c0组成，用于上电时将上电触发电压延时输出；整形电路30由施密特触发器inv0、反相器inv1和inv2组成，用于将延迟电路20输出的电压进行整形为数字电路所需的数字信号。

nmos管nm1的栅极、pmos管pm0的源极和电阻r0之一端接电源正端vdd，电阻r0之另一端与nmos管nm1的漏极、nmos管nm2的漏极、nmos管nm4的栅极以及pmos管pm0的栅极相连组成节点vtrig，nmos管nm2的源极接nmos管nm3的漏极，nmos管nm3的源极、nmos管nm4的源极与延时电容c0之一端接电源负端(地)gnd，pmos管pm0的漏极、nmos管nm4的漏极、延时电容c0的另一端以及施密特触发器inv0的输入端相连组成节点vdelay，施密特触发器inv0的输出端与inv1的输入端相连，反相器inv1的输出端与inv2的输入端以及nmos管nm3的栅极相连组成节点outb，反相器inv2的输出端为本发明一种新型上电复位电路的输出reset。

nm3是开关，由outb信号控制，当outb为高时，nm2与nm1并联，等效nmos的宽长比减小，等效阈值电压下降。

pm0使用特殊尺寸的mos管，在本发明具体实施例中使用的是倒比管，这样与其后的电容c0可以形成充电慢，放电快的延时结构；

当电源电压vdd由0v逐渐升高，当电压升至nmos管nm4的阈值电压时，由于电源电压通过电阻r0直接连接至nmos管nm4的栅极，nmos管nm4首先导通，延时电容c0被短接至电源负端(地)gnd，经施密特触发器inv0和2个反相器反相后输出reset为高电平(上电复位)，节点outb为低，开关管nm3截止，随着电源电压继续上升，使nm1打开，节点vtrig电压被拉制电源负端(地)gnd，nmos管nm4截止，pmos管pm0开始导通，电源vdd通过pmos管pm0向延时电容c0充电，延时电容c0的电压vdelay逐步开始上升，此时的电源电压为上电时的上电触发(trigger)电压，此电压主要由nm1的阈值电压vth0来决定，并通过pm0、nm4、c0组成产生的延时电路得到所需的延时时间tdelay，经设定时间后，节点vdelay电压上升至施密特触发器inv0的开启电压，施密特触发器inv0输出低电平，经反相器inv1反相后，节点outb输出高电平，反相器inv2最终输出信号reset为低电平(上电复位完成)；上电完成后outb为高，开关nmos管nm3导通，nmos管nm2与nmos管nm1并联；当电源vdd下降，由于nm2和nm1相当于并联状态，其等效的阈值电压比vth0降低了，为vth2，当vdd低于vth2时，nmos管nm2和nm1截止，nmos管nm4导通，节点vtrig电压被短接至电源负端(地)gnd，经施密特触发器inv0和2个反相器反相后得到最终输出reset为高电平，后续电路会得到下电翻转信号(掉电复位)。

可见，本发明通过mos管的vth的改变，来建立trigger(触发)点以及迟滞电压，使电路设计相对简单，同时使用电容充放电的特性，使得本发明的延时时间根据自己的需要进行调节。

综上所述，本发明一种上电复位电路通过利用mos管的本身的阈值电压(vth)来建立电路的翻转电压(trigger电压)，同时利用电容充放电的特点来改变其输出信号的延时时间，实现了一种结构简单，并且可以调整延时时间的上电复位电路。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。