本发明涉及发光二极管的驱动器，尤其是涉及一种具有保护单元的发光二极管的驱动器。
背景技术：
近年来，因为良好的电光转换效率以及较小的产品体积，发光二极管 (light-emitting diode)已经渐渐地取代阴极灯管或是钨丝，作为背光或是照明系统的光源。只是，因为发光二极管的电压电流特性(约3伏特，直流电驱动)，一般市电的交流输入电源并无法直接驱动发光二极管，而是需要一电源转换器，将交流输入电源转换成适当的直流电源。
照明用电往往占用市电供电非常大的部分。因此针对照明所用的电源转换器，法规上除了要求有非常低的转换损失之外，还必须提供有良好的功率因数(功率因数介于0到1之间)。一电子装置的功率因数愈靠近1，表示该电子装置越接近电阻式负载。
图1为现有的照明系统10，其中有桥式整流器12、功率因数校正器 (power factor corrector)14、LED驱动电路16、以及一LED 18。功率因数校正器14可以是一个升压电路(booster)，LED驱动电路16可以是一降压电路(buck converter)。但是，如升压电路或是降压电路般的切换式电源转换器，不但需要用到体积庞大且昂贵的电感元件，整个系统架构也需要使用非常多的电子零件。因此，采用切换式电源转换器的照明系统，因其生产成本高昂比较没有市场竞争力。
技术实现要素：
实施例公开一种驱动器，用以驱动一发光元件，包含有一整流电路以及一电流驱动电路。整流电路包含一整流二极管，电连接至一交流输入电源，用以产生一直流电源，跨于一直流电源线与一接地线之间。电流驱动电路包含一定电流源。该定电流源与该发光元件串接于直流电源线与接地线之间。该定电流源可提供一定电流，驱动该发光元件。整流二极管与定电流源，共同形成于一单一半导体芯片上。
实施例公开一种驱动器，用以驱动一发光元件，包含有一整流电路、一电流驱动电路，以及一保护电路。整流电路包含一整流二极管，用以接收一交流输入电源并转换成一直流电源，整流电路与该发光元件串联，直流电源用以提供一直流电流及一直流电压。电流驱动电路包含一定电流单元，其中整流电路、电流驱动电路与发光元件三者串联，电流驱动电路用以限制直流电流的大小以驱动发光元件。保护电路包含一保护单元，其中，保护电路跨接电流驱动电路与发光元件，并与整流电路串联，当直流电压大于一定值时，直流电流流向保护电路；其中，整流二极管、定电流单元和保护单元，共同形成于一半导体芯片上。
附图说明
图1为现有的照明系统的示意图；
图2为本申请一实施例的LED驱动器的示意图；
图3为三个电压波形的示意图；
图4A为一半导体芯片上的一金属层的图案的示意图；
图4B为将图4A的半导体芯片封装后的一集成电路示意图；
图5为图4A中的高电子迁移率场效晶体管T1沿着线ST-ST的剖视图；
图6为图4A中的二极管DVF3沿着线SD-SD的剖视图；
图7为本申请一实施例的一照明系统的示意图；
图8为本申请另一实施例的LED驱动器的示意图；
图9A为另一半导体芯片上的一金属层的图案的示意图；
图9B为将图9A的半导体芯片封装后的一集成电路示意图；
图10为本申请另一实施例的一照明系统的示意图；
图11为LED与额外的一稳压电容相并联的电路图；
图12为另一半导体芯片上的一金属层的图案的示意图；
图13为图4A中的二极管DVF3沿着线SD-SD的依据另一种实施例的芯片剖视图；
图14为可以用来制作图13中的二极管的流程图；
图15为本申请一实施例的金属氧化物半导体场效晶体管(MOSFET)与高电子迁移率场效晶体管中IDS对VDS关系的示意图；
图16为本申请另一实施例的LED驱动器的示意图；
图17为本申请一实施例的一半导体芯片上的一金属层的图案的示意图；
图18为将图17的半导体芯片封装后的一集成电路的示意图；
图19为采用图18中的集成电路实现的一照明系统的示意图；
图20为本申请一实施例的一LED驱动器的电路设计的示意图；
图21为本申请又一实施例的一LED驱动器，具有多个LED的示意图；
图22为本申请一实施例的一二极管芯片的剖视图；
图23为本申请另一实施例的LED驱动器的示意图；
图24为一桥式整流器的示意图；
图25举例显示一半导体芯片，其可以实现图24中的桥式整流器的示意图；
图26A、图26B与图26C为半导体芯片808沿着线CSV1-CSV1、CSV2- CSV2与CSV3-CSV3的芯片剖视图；
图27为另一桥式整流器的示意图；
图28举例显示一半导体芯片，其可以实现图27中的桥式整流器的示意图；
图29A为在一半导体芯片上的一增强模式高电子迁移率场效晶体管 ME与一耗尽模式的高电子迁移率场效晶体管MD的示意图；
图29B为图29A中高电子迁移率场效晶体管MD与ME之间的电连接的示意图；
图30为图29A中，沿着线CSV4-CSV4的芯片剖视图；
图31为本申请一实施例的一LED驱动器的示意图；
图32为图31中的交流输入电源的电压波形以及流经桥式整流器844的一电流波形的示意图；
图33为具有正温度系数的一热敏电阻的一LED驱动器的示意图；
图34为具有负温度系数的一热敏电阻的一LED驱动器的示意图；
图35为具有热敏电阻的另一LED驱动器的示意图；
图36A为本申请一实施例的LED驱动器的示意图；
图36B为本申请另一实施例的LED驱动器的示意图；
图37为高电子迁移率场效晶体管的电压电流关系图；
图38为本申请另一实施例的LED驱动器的上视图；
图39为图38中的萧基特二极管、高电子迁移率场效晶体管与保护单元的结构剖面示意图。
符号说明
10 照明系统 12 桥式整流器
14 功率因数校正器 16 LED驱动电路
18、18B、18R LED 19 稳压电容
60、60a、60b、60c LED驱动器 62 桥式整流器
63保护电路 64 填谷电路
66 电流驱动电路 67 虚线
72、74、76 电压波形 80 半导体芯片
90a 半导体叠层 91、92 基底
94 缓冲层 95、95a 平台区
96 通道层 98 高价带间隙层
100 盖层 102 金属层
102a、102b、102c、102d、102e 金属片
102'a、102'b、102'c、102'd、102'e、102'f 金属片
103、103a、103b、103c绝缘层 104 金属层
104a、104'a、104b、104c、104d、104e、104f、104g、104h 金属片
105 护层 120 二极管符号
130 集成电路 140、142、144、146、148 步骤
150、152 曲线 170 调整区
200 照明系统 300 LED驱动器
302 电流驱动电路 330 照明系统
500 LED驱动器 502 桥式整流器
504 电流驱动电路 518、5181、5182、5183 LED
5201、5202、5203、5204LED段 550 半导体芯片
552 集成电路 560 照明系统
600 LED驱动器 700 LED驱动器
800 LED驱动器 802 双向可控硅调光器
806 桥式整流器 808 半导体芯片
810 桥式整流器 812 半导体芯片
840 LED驱动器 848 LED
850 电阻 852 萧特基二极管
900 LED驱动器 902、906 热敏电阻
910 LED驱动器 A 接点
Aclamp 保护单元的阳极 Asbd1～sbd4 萧基特二极管的阳极
AC-source 交流输入电源 AC+、AC 交流输入接脚
AC1、AC2 交流电源线 ARM1、ARM2 上臂
ART、ARB 上下两臂 C 接点
Cclamp 保护单元的阴极 Csbd1～sbd4 萧基特二极管的阴极
C1、C2、CF 电容 CC1、CC2、CC3、CC4 电流开关
DB1、DB2、DB3、DB4 整流二极管 DVF1、DVF2、DVF3 二极管
D 端点 Dclamp 保护单元
Dhemt1、Dhemt2 漏极 D1、D2 驱动接脚
E 接点 F 接点
GD、GE、Ghemt1、Ghemt2 栅极 GND 接地线
GG 栅区域 Ic 饱和电流
IDS 漏源电流 IDC-IN 直流电流
IC1、IC2 分段电路 L 接点
Lbp 型阻障层长度
ME、MD 高电子迁移率场效晶体管 N 接点
Pbp 型阻障层
PF1、PF2 校正接脚
S 端点 Shemt1、Shemt2 源极
S1、S2 驱动接脚
SBD1、SBD2、SBD3、SBD4 萧特基二极管
SS 饱和区
TD1、TD2、TSG 接点
Tbp 型阻障层厚度
T1、T2、T3、T4、T5、T6、T7、T8 高电子迁移率场效晶体管
TP1、TP2、TP3 时段
VAC-IN 交流电压 VDC-IN 直流电压
VDS 漏源电压 Vknee 切点电压
VPEAK 电压峰值 VCC 高电压接脚
VDD 直流电源线 VSS 低电压接脚
具体实施方式
在本说明书中，相同的符号除另有说明外通常表示具有相同或是类似的结构、功能、原理的元件，且为业界具有一般知识能力者可以依据本说明书的教导而推知。为说明书的简洁度考量，相同的符号的元件将不再重述。
在本申请的一实施例中，整个LED照明系统具有简洁的电路设计，主要元件仅有封装有一单一半导体芯片(chip)的一集成电路、两个电容、以及当作光源的一LED。实施例中的LED照明系统可以不需要连接额外的电感元件。因此，LED照明系统的电路成本将会相当的低。此外，实施例中的 LED照明系统也提供了相当优良的功率因数，可以符合大多数规范的要求。
图2显示一依据本申请一实施例的LED驱动器60，其可用来驱动LED 18。LED 18可以是一高压LED，由许多微型LED(micro LED)串连在一起所构成。举例来说，在一个实施例中，每个微型LED的正向电压约3.4 伏特，而LED 18由10多个微LED串联而成，其等效正向电压Vef-led(forward voltage)约50V。
LED驱动器60大致有三部分。连接到交流输入电源(AC-source)的第一部分是桥式整流器62。第二部分是填谷电路(valley-fill circuit)64，做为一功率因数校正器，可以改善整个LED驱动器60的功率因数。第三部分有两个高电子迁移率场效晶体管(high electron mobility transistor,HEMT)T1与 T2，作为电流驱动电路66。高电子迁移率场效晶体管T1与T2可以各自作为一定电流源使用或是并联后作为一可以提供更大电流数值的定电流源。以高电子迁移率场效晶体管T1为例，当其漏源电压(drain-to-source voltage, VDS)足够大时，漏源电流(drain-to-source current,IDS)，也就是从漏极流到源极的电流，将大约是一常数，几乎不随VDS而变化关，高电子迁移率场效晶体管T1大致提供一定电流，用以驱动LED 18。
桥式整流器62包含有四个整流二极管DB1-DB4。以下将说明，这四个整流二极管可以都是萧特基二极管(Schottky Barrier Diode；SBD)。桥式整流器62将交流输入电源整流，用以产生直流电源，跨于直流电源线VDD与接地线GND之间。其中，交流输入电源包含交流电压VAC-IN，而直流电源包含直流电流IDC-IN与直流电压VDC-IN。举例来说，交流输入电源可以是一般 110V或220V的交流市电。
填谷电路64电连接于直流电源线VDD与接地线GND之间，包含有三个二极管DVF1-DVF3与电容C1、C2。二极管DVF1-DVF3逆向串接于直流电源线VDD与接地线GND之间。在此实施例中，电容C1与C2的电容值大约相等，但本申请不限于此。理论上，电容C1与C2的电容电压VC1与 VC2大约可以被充电到直流电压VDC-IN的电压峰值VPEAK的一半 (0.5×VPEAK)。而当交流电压VAC-IN的绝对值低于0.5×VPEAK时，电容C1与 C2可以对直流电源线VDD与接地线GND放电。只要电容C1与C2够大，填谷电路64可以使直流电压VDC-IN的最小值大约等于0.5VPEAK，提供足够的直流电压VDC-IN使LED 18持续发光。
高电子迁移率场效晶体管T1与T2都是耗尽模式(depletion mode)晶体管，意味着他们的临界电压(threshold voltage，VTH)都是负值。每个高电子迁移率场效晶体管都具有一栅极(gate)以及二通道极，而这二通道极一般又称为源极(source)与漏极(drain)。每个高电子迁移率场效晶体管T1 与T2的栅极(gate)与源极(source)相互短路。以高电子迁移率场效晶体管T1为例，当其漏源电压(drain-to-source voltage,VDS)足够大时，漏源电流(drain-to-source current,IDS)，也就是从漏极流到源极的电流，将大约是一常数，几乎与VDS无关。所以，不论高电子迁移率场效晶体管T1或T2，都可以大约当作一定电流源，提供稳定的一定电流来驱动LED 18，使LED 18 的发光强度维持一定，不会有闪烁问题。在图2中，高电子迁移率场效晶体管T1驱动LED 18，两者一起作为负载(load)，串接在直流电源线VDD与接地线GND之间。图2以虚线67连接了高电子迁移率场效晶体管T2与 LED 18，表示高电子迁移率场效晶体管T2可以选择性地联合高电子迁移率场效晶体管T1一同驱动LED 18，稍后将细部说明。
图3显示交流输入电源的交流电压VAC-IN随时间变化的电压波形72、没有填谷电路64时的直流电源的直流电压VDC-IN随时间变化的电压波形74、以及有填谷电路64时的直流电源的直流电压VDC-IN随时间变化的电压波形76。举例来说，交流输入电压VAC-IN是220VAC，为一正弦波，如同图3所示。电压波形74表示为没有填谷电路64时的虚拟结果。如果没有填谷电路 64，桥式整流器62将提供简单的全波整流，所以会将电压波形72中电压值为负的部分，转变成正，如同电压波形74所示。填谷电路64会将电压波形 74中的波谷填入，或是使电压波形74中的波谷不再那么的深，如同电压波形76所示。为了叙述上的方便，以下说明有时将采用电压波形74来讲解事件发生的时序。举例来说，电压波形74到达波峰时，代表电压波形72(交流输入电压VAC-IN)到达波峰或是波谷时。
时段TP1从电压波形74大于等于电压波形76开始，直到电压波形74 随时间上升直至峰值VPEAK结束。在时段TP1中，LED 18发光的电能将直接来自交流输入电源，所以直流电压VDC-IN的电压波形76等于电压波形74。此时，一旦直流电压VDC-IN大于电容电压VC1与VC2两者的和，电容C1 与C2将会被交流输入电源所充电。当电压波形74达峰值VPEAK时，电容电压VC1与VC2大约都会是0.5VPEAK。
时段TP2从电压波形74由达到峰值VPEAK开始，直到电压波形74下降至一半峰值(1/2VPEAK)为止。在时段TP2中，电压波形74随时间开始下降，而LED 18发光的电能将直接来自交流输入电源，所以电压波形76等于电压波形74。因为电容C1与C2没有充放电，电容电压VC1与VC2都将维持在0.5VPEAK。
时段TP3从电压波形74低于0.5VPEAK后开始，大约就是电压波形74 的波谷出现的时间。在时段TP3内，电容C1会通过二极管DVF3放电，来供电给高电子迁移率场效晶体管T1与LED 18。类似的，电容C2会通过二极管DVF1放电，一样供电给高电子迁移率场效晶体管T1与LED 18。电容电压VC1与VC2将随着时间降低，降低的速度视电容C1与C2的电容值而定。时段TP3终止于电压波形74从波谷反弹后而高于电容电压VC1或 VC2时。之后由另一个时段TP1接续。如同图3的电压波形76所示，只要电容C1与C2够大，直流电源就可能提供足够的直流电压VDC-IN使LED 18 持续发光。
只要电容C1与C2够大，填谷电路64所达到的功率因数，可以符合大多数国家的功率因数要求。
在一实施例中，图2中的整流二极管DB1-DB4、二极管DVF1-DVF3、以及高电子迁移率场效晶体管T1与T2，都共同形成于一单一半导体芯片上。图4A显示一半导体芯片80上的一金属层104的图案，并标示图2中的二极管与高电子迁移率场效晶体管在半导体芯片80上的相对位置。半导体芯片80可以是一以氮化镓为导通通道材料(GaN-based)的单晶微波集成电路(monolithic microwave integrated circuit；MMIC)。在图4A中，每个二极管的元件结构大约都相类似，都是一萧特基二极管，而高电子迁移率场效晶体管T1与T2的元件结构也相类似。图5显示了，图4A中的高电子迁移率场效晶体管T1沿着线ST-ST的芯片剖视图；图6显示了，图4A中的二极管DVF3沿着线SD-SD的芯片剖视图。图中其他的二极管与高电子迁移率场效晶体管的元件结构可以类推而得知。
图5的例子中，硅基底92上的缓冲层94可以是掺杂有碳(C-doped) 的本质(intrinsic)GaN。通道层96可以是本质(intrinsic)GaN，其上形成有一高价带间隙(high-bandgap)层98，其材料可为本质的AlGaN。盖层100 可以是本质GaN。盖层100、高价带间隙层98与通道层96被图案化而成为一平台区95(mesa)。二维电子云(2D-electron gas)可以形成于通道层96 内邻接于高价带间隙层98的量子阱(quantum well)，作为导电通道。图案化(patterned)的金属层102的材料可以是钛、铝或是这两种材料的叠层。在图5中，金属层102在平台区95的上方形成两个金属片(metal strips)102a、 102b，分别跟平台区95形成两个欧姆接触(ohmic contact)，使得金属片102a、 102b分别作为高电子迁移率场效晶体管T1的源极与漏极。金属层104的材料可以是钛、金或是这两种材料的叠层。举例来说，由下而上，金属层104 有一镍层(Ni)、一铜层(Cu)以及一铂层(Pt)，其中铂层可以增加稍后形成的护层105彼此之间的粘着度(adhesion)，防止在焊垫制作工艺时产生剥离的问题。在其他实施例中，金属层104也可以是镍层(Ni)、金层(Au)以及铂层(Pt)的叠层，或者镍层(Ni)、金层(Au)以及钛层(Ti)的叠层。在图 5中，图案化的金属层104形成了金属片104a、104b与104c。金属片104b 接触了平台区95的中央上方，形成一萧特基接触(schottky contact)，作为高电子迁移率场效晶体管T1的栅极。图5中的104a与104c分别接触了 102a、102b，提供高电子迁移率场效晶体管T1的源极与漏极到其他电子元件的电连接。请同时参考图5与图4A，可以发现高电子迁移率场效晶体管T1 的栅极(金属片104b)，通过金属层104，短路到金属片104a，也短路到高电子迁移率场效晶体管T1的源极。图5的右部分则显示了高电子迁移率场效晶体管T1的等效电路图。金属层104上方有护层105，其材料可以是氮氧化硅(silicon oxinitride，SiON)。护层105被图案化，用来形成封装时所需要的焊垫(bonding pad)。举例来说，图5中，左半边护层105没有盖住的部分，可以焊接至低电压接脚VSS(稍后将解释)的焊线(bonding wire)；而右半边护层105没有盖住的部分，可以焊接至驱动接脚D1(稍后将解释) 的焊线。
为简洁的缘故，图6与图5相同或类似的部分不再累述。图6中，金属层102在平台区95的上方形成两个金属片102c、102d，图案化的金属层104 则形成了金属片104d、104e与104f。与图5相类似的，金属片104e可作为一高电子迁移率场效晶体管的栅极。虽然金属片102d可以作为一高电子迁移率场效晶体管的一源极，但金属片102d上没有接触到金属层104。在另一实施例中，金属片102d可以省略而不形成。金属片104f接触平台区95的一部分上表面与一侧壁，形成另一个萧特基接触，可以作为一萧特基二极管，其阴极等效上短路到图6的高电子迁移率场效晶体管的源极。请同时参考图 6与图4A。金属片104e，通过金属层104，短路到金属片104f，其为萧特基二极管的阳极。图6的右部分显示了左半部的等效电路连接图，电路行为上等效为一个二极管。图6的右部分同时显示一特别的二极管符号120，来代表图6中的等效电路。二极管符号120也使用于图2中，表示整流二极管 DB1-DB4与二极管DVF1-DVF3，每个都是由一高电子迁移率场效晶体管与一萧特基二极管所复合而成的二极管。
图4B显示将半导体芯片80封装后的一集成电路130，其只有8个接脚 (pin)，分别是：高电压接脚VCC、校正接脚PF1与PF2、低电压接脚VSS、交流输入接脚AC+与AC-、驱动接脚D1与D2。请参阅图4A，其中也显示了每个接脚，通过焊线(bonding wire)，电性短路到由金属层104图案化后所形成的金属片，而这些金属片也提供了半导体芯片80中电子元件相对应的输入或输出端点相互连接。举例来说，驱动接脚D1电连接到高电子迁移率场效晶体管T1的漏极，校正接脚PF1电连接到二极管DVF3的阴极。
图7显示依据本申请所实施的一照明系统200。集成电路130固定在印刷电路板202上。通过印刷电路202上的金属线，电容C1电连接于高电压接脚VCC与校正接脚PF1之间，电容C2电连接于低电压接脚VSS与校正接脚PF2之间，LED 18电连接于高电压接脚VCC与驱动接脚D1之间，交流输入接脚AC+与AC-电连接到交流输入电源(交流电压VAC-IN)。通过先前的解说可以了解，图7的照明系统200很简洁的，仅仅用了4个电子零件(两个电容C1与C2、集成电路130与LED 18)，就实现了图2中的LED驱动器60。没有昂贵且体积庞大的电感元件，照明系统200成本得以降低，且整个产品体积也可以缩小。
图7中，集成电路130的驱动接脚D2(电连接到高电子迁移率场效晶体管T2的漏极)，可以视交流电压VAC-IN不同，而决定是否电连接至LED 18。换言之，集成电路130可以选择性地用单一个高电子迁移率场效晶体管 (T1)，或是用两个高电子迁移率场效晶体管(T1与T2)并联来驱动LED 18 发光。举例来说，假定集成电路130中的高电子迁移率场效晶体管T1与T2 元件大小都一样，个别可提供大约一样的1u单位定电流。当图7的照明系统200运用于交流输入电源为110VAC时，可以选用正向电压(forward voltage)为50V的LED作为LED 18，并且连接驱动接脚D1以及D2一起到LED 18，LED 18此时所消耗的功率约2u×50(＝100u)。而当图7的照明系统200运用于交流输入电源为220VAC时，可以选用正向电压为100V的 LED作为LED 18，并且单单连接驱动接脚D1到LED 18，并保持驱动接脚 D2浮动空接，LED 18此时所消耗的功率约1u×100(＝100u)。如此，尽管交流输入电源的交流电压VAC-IN不一样，只要选用正向电压不同的LED，LED 18消耗的功率可以大约相同(都大约是100u)，那照明系统200所产生的照明亮度就大约也会是相同。换言之，集成电路130不只是适用于220VAC的交流输入电源，也可适用于110VAC的交流输入电源。这对于照明系统200 的制造商而言是非常方便的，可以节省照明系统200的零件库存管理成本。
在图2中，电流驱动电路66连接于LED 18与接地线GND之间，但本申请并不限于此。图8显示另一依据本申请所实施的LED驱动器300，用来驱动LED 18。在图8中，电流驱动电路302具有高电子迁移率场效晶体管T3 与T4，高电子迁移率场效晶体管T3与T4的漏极一起电连接到直流电源线 VDD，LED 18电连接于接地线GND与电流驱动电路302之间。图9A显示一半导体芯片310上的金属层140的图案，并标示图8中的二极管与高电子迁移率场效晶体管的相对位置。图5也可代表图9A中的高电子迁移率场效晶体管T3沿着线ST-ST的芯片剖视图；图6也可代表图9A中的二极管DVF3沿着线SD-SD的芯片剖视图。图9B显示将半导体芯片310封装后的一集成电路320，其只有8个接脚(pin)，分别是：高电压接脚VCC、校正接脚PF1与PF2、低电压接脚VSS、交流输入接脚AC+与AC-、驱动接脚 S1与S2。图10显示依据本申请所实施的另一照明系统330，其实现了图8 中的LED驱动器300。图8、图9A、图9B与图10，可以参照先前图2、图 4A、图4B与图7以及相关的解说，而得知其原理、操作、以及优点，为简洁故，不再累述。
如同图11的实施例所示，额外的一稳压电容19可以与LED 18并联。稳压电容19可以降低LED 18的跨压VLED的变化，甚至增加LED 18在交流输入电源的一周期时间内的工作周期(duty cycle)或发光时间，减少LED 18闪烁(flickering)的可能性。
图4A中的图案仅仅是作为一个例子，本申请并不限于此。图12显示另一半导体芯片上的一金属层104的图案。图12大致类似于图4A，为简洁的缘故，彼此相同或类似的部分不再累述。在图4A中，位于每个二极管中间位置的一栅极，都只有通过一个图案化后金属层104的一上臂ARM1连接到其阳极(譬如图6中的金属片104f)；位于每个高电子迁移率场效晶体管中间位置的一栅极，也都是通过一个图案化后金属层104的一上臂ARM2连接到其源极(譬如图5中的金属片104a)。然而，在图12中，如同例示的栅区域GG，每个二极管中间位置的栅极，通过图案化后金属层104的上下两臂 ART与ARB连接到其阳极；而位于每个高电子迁移率场效晶体管中间位置的一栅极，也都是通过图案化后金属层104的上下两臂连接到其源极。与图 4A的设计相较之下，图12中的二极管的上下两臂结构在制作上比较对称，在显影、曝光、外延、蚀刻等制作工艺的过程中比较不易被上下两臂之间的结构压缩空间，(上下两臂的)宽度会比较一致、结构比较不易有破损或者变形；而图4A的结构因为仅有单臂，在制作时容易在制作其他部分时容易造成整个臂宽度不一致的情况，而这种情况也容易导致大电流或者大电压的聚集而造成击穿。因此图12的上下两臂的结构因为整个结构宽度较为一致，也不易受到其他结构影响而变形，使得图12的结构具有较高的击穿电压耐受能力。
图5与图6中的剖视图也并非用来限制本申请的保护范围。举例来说，如图13显示图4A中的二极管DVF3沿着线SD-SD依据另一种实施例的芯片剖视图。图13与图6，为简洁的缘故，彼此相同或类似的部分不再累述。与图6不同的，图13中的金属片104e与盖层100之间夹有一绝缘层103，其材料譬如说是氧化硅。绝缘层103的存在也可以增强二极管的击穿电压耐受能力。
图14显示用来制作图13中的二极管的流程图。步骤140先形成平台区。举例来说，先在缓冲层94上分别形成通道层96、高价带间隙层98、与盖层 100。然后以感应式耦合等离子体蚀刻等方式图案化这三层而完成平台区95。步骤142形成欧姆接触。举例来说，分别沉积钛/铝/钛/金做为金属层102，之后对金属层102图案化，形成金属片102a、102b等。步骤144形成绝缘层103。举例来说，先沉积一二氧化硅层，然后将其图案化，剩下的二氧化硅层便成为绝缘层103。步骤146形成萧特基接触与图案化。举例来说，步骤146先依序沉积镍/金/铂作为金属层104，然后对金属层104图案化形成金属片104a、104b、104c等。金属层104与金属层102之间为欧姆接触，但金属层104与平台区95之间则为萧特基接触。步骤148形成护层105，并对之图案化，以形成焊垫开孔。当然，图14的流程图也适用于制作图12中的高电子迁移率场效晶体管。而通过适当的调整，图14中的流程图，也可以用来制作如图4A中的二极管与高电子迁移率场效晶体管，例如省略步骤 144，或者加入其他制作工艺。
虽然图2与图5中的高电子迁移率场效晶体管T1与T2可以视为定电流源，但是其可能不是一个完全理想的电流源。高电子迁移率场效晶体管T1 与T2的漏源电流(IDS)，在饱和区时，可能依然跟漏源电压(VDS)有些许相关。图15显示了金属氧化物半导体场效晶体管(MOSFET)与高电子迁移率场效晶体管中，IDS对VDS关系。曲线150与152分别是针对以硅为基材的一金属氧化物半导体场效晶体管(MOSFET)以及一高电子迁移率场效晶体管。从曲线150可以发现，在金属氧化物半导体场效晶体管中，IDS与VDS大约都是正相关，也就是VDS越大，IDS越大。但是高电子迁移率场效晶体管则不同。从曲线152可以发现，在高电子迁移率场效晶体管中，当VDS超过一特定值时，IDS与之的关系，会从正相关变成负相关。而这个特定值可以通过制作工艺上的参数，来加以设定。这高电子迁移率场效晶体管的特性有一个特别的好处，当VDS因为市电电压不稳而突然飙高时，IDS反而会下降，可能可以降低消耗于高电子迁移率场效晶体管的电功率，所以避免高电子迁移率场效晶体管被烧毁。
在先前数个实施例中，LED驱动器有一填谷电路，但本申请并不限于此。图16显示了另一LED驱动器500，用以驱动LED 518，其包含了数个LED 段5201、5202、5203串接在一起。LED驱动器500中并没有填谷电路。LED 驱动器500中的桥式整流器502与电流驱动电路504可以一起整合在一半导体芯片上，封装成一集成电路。图17显示一半导体芯片550上的一金属层 104的图案，并标示图16中的二极管与高电子迁移率场效晶体管在半导体芯片550上的相对位置。半导体芯片550整合了LED驱动器500中的桥式整流器502与电流驱动电路504。图18显示将半导体芯片550封装后的一集成电路552。图19显示采用图18中的集成电路552实现LED驱动器500的一照明系统560。图16至图19可以通过先前的教导而了解，故其细节不在此累述。从图19可以发现整个照明系统560采用了非常少量的电子零件(一电容CF、集成电路552与LED 518)。照明系统560成本将得以降低，且整个产品也更加精简。
图16与图19并非用来限制集成电路552的应用。图20举例一LED驱动器600，可用以说明包含桥式整流器502与电流驱动电路504的集成电路的另一应用。在图20中，电流驱动电路504中的HMET T1与T2可以选择性地用来驱动LED 518，其包含了数个LED段5201、5202、5203。LED驱动器600另有分段电路IC1与IC2，其可以依据直流电压VDC-IN的高低而成为短路或是开路。举例来说，当直流电压VDC-IN比LED段5203的正向电压略高时，分段电路IC1与IC2都是短路电路，所以LED段5203发光，而 LED段5201、5202不发光；当直流电压VDC-IN增加到超过LED段5202与 5203的正向电压总和时，分段电路IC1为短路电路，分段电路IC2为开路电路，所以LED段5202与5203发光，而LED段5201不发光；当直流电压 VDC-IN再增加到超过LED段5201、5202与5203的正向电压总和时，分段电路IC1也跟着变成开路电路，所以LED段5201、5202与5203都发光。使得LED驱动器600的电光转换效率更好，功率因数与总谐波失真率都能得到良好的控制。
依据本申请所实施的一集成电路并不限于只是整合了一桥式整流器与一电流驱动电路。先前所述的集成电路130与552仅仅作为例子。举例来说，依据本申请所实施的一集成电路除了有桥式整流器与电流驱动电路之外，还整合有一些二极管或高电子迁移率场效晶体管，可用于图20中的分段电路 IC1与IC2中。
本申请所实施的集成电路并不只限于耗尽模式的高电子迁移率场效晶体管。在一些实施例中，集成电路包含有增强型模式(enhancement-mode) 高电子迁移率场效晶体管，其导通电流可以通过提供适当的栅电压来加以控制，由此改变所驱动的LED段所发出的光强度。例如在图20中利用分段电路IC1与IC2调整启动的LED段5201、5202、5203的同时，可以调整增强型模式高电子迁移率场效晶体管的栅电压以改变高电子迁移率场效晶体管输入到LED段5201、5202、5203的电流，进而改变LED段5201、5202、 5203所发出的光强度。
尽管先前所揭示的LED驱动器或是照明系统，每个都是用以驱动单一 LED 518，但本申请并不限于此。在一些实施例中，可以有两个或是以上的 LED，以不同的电流，分别的被驱动。图21举例一LED驱动器700，其中电流驱动电路504中的高电子迁移率场效晶体管T1与T2，分别驱动LED 18R与18B。举例来说，高电子迁移率场效晶体管T1所提供的驱动电流小于高电子迁移率场效晶体管T2所提供的驱动电流，而LED 18R大致为红光 LED，而LED 18B大致为蓝光LED。
图6与图13中的二极管，分别都形成于单一平台区95上，但本申请并不限于此。图22显示另一种实施例中，一二极管的芯片剖视图。图22中与图6以及图13彼此相同或类似的部分，为简洁的缘故，不再累述。图22中有两个平台区95与95a。金属片102e于平台区95a上，形成一欧姆接触；而金属片102d则在于平台区95上，形成另一欧姆接触。金属片102d与102e 通过金属片104g，彼此短路电连接。金属片104f作为二极管的一阳极，金属片104d则作为二极管的一阴极。图22中的结构，可以增强二极管的击穿电压耐受能力。
先前所教导的电流驱动电路66、302与504，都用来驱动发光二极管 (LED)，但本申请并不限于此。图23显示依据本申请另一实施例的LED 驱动器800，其与图16相似，彼此之间相同之处，可以参考先前的说明而了解，为简洁的缘故，不再说明。与图16的LED驱动器500不同的，图23 中的LED驱动器800多了一双向可控硅调光器(TRIAC dimmer)802，而且电流驱动电路804中的高电子迁移率场效晶体管T1直接连接于直流电源线VDD与接地线GND之间，没有驱动任何LED。当一双向可控硅调光器关闭，大约呈现开路时，需要有一定量的维持电流(holding current)，才可以避免误动作发生。在图23中，高电子迁移率场效晶体管T1可以提供双向可控硅调光器802所需要的维持电流。设计上来说，高电子迁移率场效晶体管T2可以提供相对的大电流，使LED 518发光；而高电子迁移率场效晶体管T1可以提供相对的小电流，当LED 518不发光时，当作双向可控硅调光器802所需要的维持电流。
先前实施例中的二极管都是以图6中的二极管符号120表示，其是由一高电子迁移率场效晶体管与一萧特基二极管所复合而成的二极管。但是本申请并不限于此。所有实施例中的二极管，可以全部或是部分替换成其他种二极管。举例来说，图24显示了一桥式整流器806，其以四个萧特基二极管 SBD1、SBD2、SBD3、SBD4所构成。
图25举例显示一半导体芯片808上的金属层104与平台区95的图案，其可以实现图24中的桥式整流器806。图26A、图26B与图26C显示半导体芯片808沿着线CSV1-CSV1、CSV2-CSV2与CSV3-CSV3的芯片剖视图。举例来说，图24中的萧基特二极管SBD1连接于交流电源线AC1与接地线GND之间。图25与图26A中显示具有一多指状结构(multi-finger structure)的高电子迁移率场效晶体管。高电子迁移率场效晶体管的栅端做为萧基特二极管SBD1的阳极，高电子迁移率场效晶体管的通道端做为萧基特二极管SBD1的阴极。等效上，萧基特二极管SBD1由许多的小萧基特二极管并联所构成。多指状结构的高电子迁移率场效晶体管可以在有限的芯片面积中，提供较大的驱动电流。
在先前的实施例中，每一个二极管，也可以用数个二极管串联来实施，如同图27所举例的。图27显示了另一桥式整流器810。举例来说，在桥式整流器810的交流电源线AC1与接地线GND之间，具有两个串接的萧基特二极管。图28举例显示一半导体芯片812上的金属层104与平台区95的图案，其可以实现图27中的桥式整流器810。图26A、图26B与图26C也可以用以显示半导体芯片812沿着线CSV1-CSV1、CSV2-CSV2与CSV3- CSV3的芯片剖视图。
如同先前所述的，在本申请的实施例的半导体芯片中，并不限于只能有耗尽模式的高电子迁移率场效晶体管与萧基特二极管，也可以包含有增强模式(enhancement mode，E-mode)的高电子迁移率场效晶体管。图29A显示在一半导体芯片上的一增强模式高电子迁移率场效晶体管ME与一耗尽模式的高电子迁移率场效晶体管MD，两者的金属层104与平台区95的图案。图29B则显示图29A中高电子迁移率场效晶体管MD与ME之间的电连接。图30则显示图29A中，沿着线CSV4-CSV4的芯片剖视图。如同图30所示的，左半边为一增强模式高电子迁移率场效晶体管ME，其中作为栅极GE 的金属片104h与盖层100之间夹有一绝缘层103。盖层100与高价带间隙层 98在金属片104h下方的部分，形成有一调整区170。举例来说，调整区170 可以将氟离子局部地注入盖层100与高价带间隙层98而形成。相较于图22 左半部的耗尽模式高电子迁移率场效晶体管MD，图30左半边的增强模式高电子迁移率场效晶体管ME多了调整区170以及绝缘层103，两者都可以用来调整或增加一高电子迁移率场效晶体管的临界电压值Vt(threshold voltage)。
如同图29A、图29B与图30所示，耗尽模式高电子迁移率场效晶体管 MD的栅极GD，通过金属层104的电连接，短路到增强模式高电子迁移率场效晶体管ME的端点S。
图29B中的电路，当高电子迁移率场效晶体管ME关闭(开路)时，高电子迁移率场效晶体管ME与高电子迁移率场效晶体管MD一起，可以承担分散从端点D到端点S之间的跨压，所以可以有相当好的耐压能力。当高电子迁移率场效晶体管ME开启(导通)时，高电子迁移率场效晶体管MD 可以作为一个定电流源，限制端点D到端点S之间的最大电流量。
图29A与图29B中的增强模式高电子迁移率场效晶体管也可以作为一半导体芯片中的主动开关。图31显示依据本申请一实施例的一LED驱动器 840的电路设计，其具有增强模式高电子迁移率场效晶体管与耗尽模式高电子迁移率场效晶体管。除了一些萧基特二极管与电阻外，LED驱动器840 还包含有电流开关CC1、CC2、CC3，以及耗尽模式高电子迁移率场效晶体管T8，彼此的电连接如图31所示。在一半导体芯片上，电流开关CC1、 CC2、CC3可以以图29A与图30中的元件结构而实现。在一实施例中，电流开关CC1、CC2、CC3以及耗尽模式高电子迁移率场效晶体管T8，可以导通的最大电流，分别是电流值I1、I2、I3与I4，且I1<I2<I3<I4。每个电流开关CC1、CC2、CC3都有一个控制端(也就是一增强模式高电子迁移率场效晶体管的栅端)，通过一个相对应的电阻，共同连接到萧基特二极管852，其具有另一端连接到接地线GND。
图32显示了图31中的交流输入电源的电压波形以及流经桥式整流器 844的一电流波形。随着直流电源线VDD到接地线GND之间的跨压从0V 开始逐渐升高，电流开关CC1、CC2、CC3会全部开启。此时，只有LED 段5201发光，LED段5202、5203、5204都不发光，流经LED段5201的驱动电流被电流开关CC1所限制，最大为电流值I1。随着直流电源线VDD到接地线GND之间的跨压继续升高，电流开关CC1关闭而LED段5202加入发光，此时，流经LED段5201与5202的驱动电流被电流开关CC2所限制，最大为电流值I2。当直流电源线VDD到接地线GND之间的跨压继续升高后，电流开关CC2关闭而LED段5203加入发光，此时，流经LED段5201、 5202、5203的驱动电流被电流开关CC3所限制，最大为电流值I3。当直流电源线VDD到接地线GND之间的跨压超过一定程度时，电流开关CC1、 CC2、CC3会全部关闭，LED段5201、5202、5203、5204全部都发光。此时，流经LED段5201、5202、5203、5204的驱动电流被耗尽模式高电子迁移率场效晶体管T8所限制，最大为电流值I4。当直流电源线VDD到接地线GND之间的跨压从最高点慢慢下降时，电流开关CC3、CC2、CC1会依序渐渐开启导通。从图32可以发现，图31的LED驱动器840不只是有良好的功率因数(power factor)，而且会有相当低的总谐波失真率(total harmonic distortion，THD)。
在图31中，对应每个电流开关CC3、CC2、CC1，都有两个反向串接的 萧基特二极管，连接于每个电流开关的一控制端与一高压端之间。而在另一 个实施例中，这些萧基特二极管(图31中总共有6个)可以省略不做，降 低成本。
连接于电阻850与接地线GND之间的萧基特二极管852，可以用来限定电流开关CC3、CC2、CC1的控制端的最高电压。当突波高压出现在直流电源线VDD上时，萧基特二极管852可以防止一增强模式高电子迁移率场效晶体管因过高栅电压而导致的毁损。
图31中的LED驱动器840中，所有的萧基特二极管以及高电子迁移率场效晶体管，都可以整合于一以氮化镓为导通通道材料(GaN-based)的单晶微波集成电路。举例来说，萧基特二极管可以用图6或是图26A中的元件结构来实现，而增强模式高电子迁移率场效晶体管与耗尽模式高电子迁移率场效晶体管可以分别用图30中的左半部与右半部的元件结构来实现。换言之，实现LED驱动器840时，可能只需要一单晶微波集成电路、一些电阻元件、一LED 848以及一印刷电路板(printed circuit board，PCB)而已，成本非常低廉。
随着环境温度的升高，以定电流驱动的一LED，其发光亮度可能会减弱。为了弥补高温所导致的亮度衰减，所以在本申请的一些实施例中，可以用正温度系数或是负温度系数的热敏电阻，来调整对LED的驱动电流。
图33显示了具有正温度系数的一热敏电阻的一LED驱动器900，其中，热敏电阻902的两端，分别连接到电流开关CC4内的增强模式高电子迁移率场效晶体管ME1的一栅端与一通道端。耗尽模式高电子迁移率场效晶体管T5作为一定电流源，大约提供一定电流流经正温度系数热敏电阻902，增强模式高电子迁移率场效晶体管ME1操作于线性区。当环境温度增加时，热敏电阻902的电阻上升，因此，电流开关CC4的控制栅的电压也变高，增加了流经LED 518的电流。如此，可以使LED 518的发光量，大约不随着温度变化而改变。
图34显示了具有负温度系数的一热敏电阻的一LED驱动器906，其中，耗尽模式高电子迁移率场效晶体管T6可作为一定电流源，其所提供的定电流大致由其源极电压所决定。当环境温度增加时，热敏电阻906的电阻下降，因此，耗尽模式高电子迁移率场效晶体管T6的源极电压变低，耗尽模式高电子迁移率场效晶体管T6的栅对源(gate to source)电压增加，因此增加了流经LED 518的电流。如此，可以使LED 518的发光量，大约不随着温度变化而改变。
依据本申请所实施的LED驱动器，并不限于只能有一个LED或是只能有一个热敏电阻。图35显示了LED驱动器910，其具有LED 5181、5182 与5183。类似图33所教导，流经LED 5181的驱动电流，受热敏电阻902 控制，随着温度增加而增加。类似图34所教导的，流经LED 5182的驱动电流，受热敏电阻906控制，随着温度增加而增加。而流经LED 5183的驱动电流，受耗尽模式高电子迁移率场效晶体管T7所控制，大致不随温度而变化。在一实施例中，LED 5183是一蓝光LED，而LED 5181或5182是一红光LED。
图36A显示一依据本申请一实施例的LED驱动器60a，其可用来驱动发光元件，此发光元件可以是图2中的由多个为LED串联而成的LED 18， LED 18的等效正向电压Vef-led依实际需求可介于50V至140V之间。类似于图2中的LED驱动器60，本实施例的LED驱动器60a也大致包含三部分，第一部分是与LED 18及交流输入电源AC-source电连接的桥式整流器62；第二部分是跨接于桥式整流器62以及LED 18之间的保护电路63；第三部分为跨接于LED 18和桥式整流器62之间的电流驱动电路66，其包含两个高电子迁移率场效晶体管T1、T2。其中，桥式整流器62作为整流电路，用以将交流输入电源(AC-source)转换成一直流电源(DC-source)。此直流电源包含直流电流IDC-IN及直流电压VDC-IN提供至LED 18。高电子迁移率场效晶体管T1、T2用来限制直流电流IDC-IN的大小以大致提供一定电流来驱动LED 18。保护电路63包含保护单元Dclamp，保护电路63跨接电流驱动电路66与 LED 18，并与整流电路(桥式整流器62)串联，当直流电压VDC-IN大于一定值时，直流电流IDC-IN流向保护电路63。本实施例与前述实施例的差别在于：本实施例着重于元件的保护，故利用保护电路63取代前述实施例中的填谷电路64。然而本申请不以上述为限，在其他实施例中，LED驱动器可同时包含保护电路与填谷电路。请参考图36B，图36B显示一依据本申请另一实施例的LED驱动器60b，LED驱动器60b大致包含四部分，第一部分是与 LED 18及交流输入电源AC-source电连接的桥式整流器62；第二部分是跨接于桥式整流器62以及LED 18之间的保护电路63；第三部分为跨接于LED 18和桥式整流器62之间的电流驱动电路66；第四部分为填谷电路64。简单来说，相较于LED驱动器60a，LED驱动器60b还包括一分别与保护电路 63、电流驱动电路66并联的填谷电路64。
在图36A的LED驱动器60a中，桥式整流器62通过接点N、L与交流输入电源AC-source连接，并且桥式整流器62还通过接点C、A与LED 18 串联。桥式整流器62包含四个整流二极管DB1-DB4，其作用为将交流输入电源AC-source转换成直流电源，其中交流输入电源(AC-source)与直流电源 (DC-source)的电压波形图，请分别参考图3的电压波形72、74。此直流电源可提供直流电流IDC-IN及直流电压VDC-IN至LED 18。举例来说，交流输入电源AC-source可以是一般110V交流市电或220V的交流市电。
请参考图36A，电流驱动电路66与LED 18串联，由电流驱动电路66 限制直流电流IDC-IN的大小以大致提供一定电流至LED 18。电流驱动电路66 中的高电子迁移率场效晶体管T1与T2如前所述可为耗尽模式(depletion mode)晶体管，意味着他们的临界电压(threshold voltage，VTH)都是负值，且各具有一栅极以及源极与漏极。在本实施例中，每个高电子迁移率场效晶体管T1与T2的栅极与源极连接。此外，一如前文所述(请参考本案“具体实施方式”中的第七段)，高电子迁移率场效晶体管T1、T2，还可以各自作为一定电流源使用或是并联后作为一可以提供更大电流数值的定电流源，在图36A中，类似于图2同样以虚线67连接高电子迁移率场效晶体管T2与 LED 18，由此表示高电子迁移率场效晶体管T2可以选择性地联合高电子迁移率场效晶体管T1一同驱动LED 18。为更进一步了解高电子迁移率场效晶体管的特性，以高电子迁移率场效晶体管T1为例，请参考图37，图37为高电子迁移率场效晶体管T1的电压电流关系图。由图37可知，当高电子迁移率场效晶体管T1的漏源电压VDS大于高电子迁移率场效晶体管T1的切入电压Vknee(knee voltage)时，此时，高电子迁移率场效晶体管T1操作在饱和区SS中，高电子迁移率场效晶体管T1的漏源电流IDS大约是一常数IC，一般称的为饱和电流。其中，高电子迁移率场效晶体管T1的漏源电压VDS的大小约莫为直流电压VDC-IN减去LED 18的等效正向电压Vef-led(本实施例中，设定为50V)，再减去单颗整流二极管的电压VDBi(约1.5V)，其中i＝1,2,3,4，即VDS＝VDC-IN-Vef-led-VDBi。
保护电路63跨接电流驱动电路66与LED 18，并反向连接整流电路(桥式整流器62)。保护电路63包含保护单元Dclamp，主要是用来保护电流驱动电路66，亦即保护高电子迁移率场效晶体管T1、T2。以高电子迁移率场效晶体管T1为例，为了达到上述用来有效保护高电子迁移率场效晶体管T1 的目的，本实施例所选用的保护单元Dclamp其反向导通电压Vclamp会小于高电子迁移率场效晶体管T1的击穿电压Vbreak。举例来说，当高电子迁移率场效晶体管T1的击穿电压Vbreak为600V，可选用反向导通电压Vclamp为560V 的保护单元Dclamp。在本实施例中，保护单元Dclamp例如为钳位二极管，作为保护单元Dclamp的钳位二极管的特性在于其反向导通电压Vclamp(数十伏特到数百伏特不等)较顺向导通电压(约数伏特)高出许多，且其在反向导通时，保护单元Dclamp的电阻极小。当有突波出现而导致直流电压VDC-IN超过保护单元Dclamp的反向导通电压Vclamp(VDC-IN>Vclamp)时，保护单元Dclamp导通，此时因其反向导通的电阻极小，故大部分的直流电流IDC-IN会流向保护单元Dclamp，加以本实施例选用的保护单元Dclamp的反向导通电压Vclamp小于高电子迁移率场效晶体管T1的击穿电压Vbreak，故可以有效避免高电子迁移率场效晶体管T1、T2因直流电压VDC-IN过大而导致漏源电压VDS超过其击穿电压Vbreak，进而短路的状况产生。此外，本实施例的保护单元Dclamp的反向导通电压 Vclamp会较LED 18的等效正向电压Vef-led高，一般而言在没有突波的情况下，直流电压VDC-IN会小于保护单元Dclamp的反向导通电压Vclamp，此时保护单元 Dclamp不导通，直流电流IDC-IN会流向LED 18，而不影响LED 18的作动。
为简要说明LED驱动器60a的作动原理，以下的作动原理是针对仅以高电子迁移率场效晶体管T1来驱动LED 18为例，即虚线67未连接高电子迁移率场效晶体管T2与LED 18，高电子迁移率场效晶体管T1未与高电子迁移率场效晶体管T2并联的情况。如上所述，在直流电压VDC-IN小于保护单元Dclamp反向导通电压Vclamp的情况下，保护单元Dclamp不导通。在桥式整流器62将交流输入电源AC-source转换成直流电源后，直流电源会提供直流电流IDC-IN及直流电压VDC-IN至LED 18。由于LED 18与高电子迁移率场效晶体管T1电连接的关系，流向至LED 18的直流电流IDC-IN其大小将会被高电子迁移率场效晶体管T1所限制。以下在LED 18被导通(直流电压VDC-IN大于等效正向电压Vef-led)，且高电子迁移率场效晶体管T1的漏源电压VDS大于高电子迁移率场效晶体管T1的切入电压Vknee(knee voltage)的情况进行讨论。在上述的情况下，因为高电子迁移率场效晶体管T1操作于饱和区SS (如图37所示)中，其漏源电流IDS大约是一常数IC(称的为饱和电流)。根据克希荷夫电流定律可以得知，漏源电流IDS的大小会等于流经LED 18的直流电流IDC-IN的大小(Ic＝IDC-IN)，所以可将高电子迁移率场效晶体管T1当作一定电流源，用以限制直流电流IDC-IN的大小以提供稳定的一定电流来驱动LED 18，使LED 18的发光强度维持一定。以实际的数值来说明上述的情况，在本实施例中，单颗整流二极管的电压VDBi约1.5V、LED 18的等效正向电压 Vef-led约50V、高电子迁移率场效晶体管T1的击穿电压Vbreak及切入电压Vknee约分别为600V、5V，其饱和电流Ic约110mA。上述有关于高电子迁移率场效晶体管T1的数值描述，仍然遵守图37的曲线特性，上述数值仅为一实施态样，并非用来限制本发明。当直流电压VDC-IN介于60V～110V时，漏源电压VDS的大小约莫在8V～55V之间(VDS＝V1st-Vef-led-VDBi)，大于切入电压Vknee。此时高电子迁移率场效晶体管T1的漏源电压VDS处于饱和区SS 中(5V～700V之间)，故可限制直流电流IDC-IN的大小，由此提供LED 18一定电流Ic＝110mA。另一方面，当一突波出现时，若此突波所对应的直流电压VDC-IN大于保护单元Dclamp反向导通电压Vclamp 560V，则保护单元Dclamp导通，电流大部分流向保护单元Dclamp，以达到保护高电子迁移率场效晶体管T1的效果，避免高电子迁移率场效晶体管T1短路。
为了简化上述LED驱动器60a的制作流程，在本申请的一实施例中，图36A中的整流二极管DB1-DB4、高电子迁移率场效晶体管T1、T2，以及保护单元Dclamp，还可共同形成于一基底91上。图38显示LED驱动器60c 的上视图。在图38中，LED驱动器60c包含桥式整流器62、保护电路63 与电流驱动电路66。在本实施例中，电流趋动电路包含两高电子迁移率场效晶体管T1、T2，而保护电路63包含保护单元Dclamp。其中，桥式整流器62、两高电子迁移率场效晶体管T1、T2和保护单元Dclamp共用基底91。换言之， LED驱动器60c为一单石结构(monolithic structure)，由单一半导体芯片经由不同制作工艺形成LED驱动器60c的各单元。桥式整流器62、两高电子迁移率场效晶体管T1、T2，以及保护单元Dclamp的电连接方式与图36A相同，还请参考图36A与前述的说明。在本实施例中，桥式整流器62的四个整流二极管是利用四个多指状结构的萧特基二极管SBD1、SBD2、SBD3、SBD4 所构成且阵列于基底91上，两高电子迁移率场效晶体管T1、T2例如为多指状结构的高电子迁移率场效晶体管，而保护单元Dclamp例如为多指状结构的钳位二极管。其中，桥式整流器62利用接点N、L与一交流输入电源(未绘示)电连接，并且跨接交流输入电源于与一发光元件(未绘示)之间。等效上，桥式整流器62中的萧基特二极管SBD1、SBD2、SBD3、SBD4分别由许多的小萧基特二极管并联所构成。多指状结构的高电子迁移率场效晶体管可以在有限的芯片面积中，提供较大的驱动电流。在一实施例中，每一个萧基特二极管SBD1、SBD2、SBD3、SBD4也可如图27所示的由多个二极管串联而成。在另一实施例中，高电子迁移率场效晶体管T1、T2不限于都为耗尽模式，其中之一可为增强模式(enhancement mode，E-mode)另一为耗尽模式，其详细说明请参考图29A、图29B、图30。在又一实施例中，LED驱动器60c的高电子迁移率场效晶体管T1/T2还可以连接一热敏电阻，其详细说明请参考图33至图35的说明，在此不再重述。
请同时参考图38与图39。图39表示图38中的萧基特二极管SBD1、高电子迁移率场效晶体管T1与保护单元Dclamp的结构剖面示意图。如上文以及图38所示，LED驱动器60c，包含由四个阵列的萧基特二极管SBD1、 SBD2、SBD3、SBD4所构成的桥式整流器62，两个高电子迁移率场效晶体管T1、T2与保护单元Dclamp，以及多个接点A、C、E、F、N、L、TD1、 TD2、TSG。其中阳极Asbd1～sbd4与阴极Csbd1～sbd4分别形成在萧基特二极管 SBD1、SBD2、SBD3、SBD4上；漏极Dhemt1、Dhemt2、栅极Ghemt1、Ghemt2、源极Shemt1、Shemt2分别形成在高电子迁移率场效晶体管T1、T2上；阳极Aclamp与阴极Cclamp分别形成在保护单元Dclamp上。萧基特二极管SBD1、SBD2、 SBD3、SBD4和高电子迁移率场效晶体管T1、T2和保护单元Dclamp与多个接点A、C、E、F、N、L、TD1、TD2、TSG共同形成于基底91上。在本实施例中，由于萧基特二极管SBD1、SBD2、SBD3、SBD4四者的结构相同，且高电子迁移率场效晶体管T1、T2两者的结构相同，为简化说明，在图39中分别以萧基特二极管SBD1以及高电子迁移率场效晶体管T1为例来说明结构，图39仅供结构说明的示意图，并非实际结构尺寸及布局。如图 39所示，位于基底91上的萧基特二极管SBD1包含半导体叠层90a，以及位于半导体叠层90a上的绝缘层103a、103b和阳极Asbd1与阴极Csbd1，其中阳极Asbd1与阴极Csbd1会分别与接点A、N连接；位于基底91上的高电子迁移率场效晶体管T1包含半导体叠层90a，以及位于半导体叠层90a上的绝缘层103a、103b和源极Shemt1、漏极Dhemt1、栅极Ghemt1，其中源极Shemt1与栅极Ghemt1会与接点TSG连接，而漏极Dhemt1会与接点TD1连接；位于基底 91上的保护单元Dclamp包含半导体叠层90a，以及位于半导体叠层90a上的绝缘层103a、103b和阳极Aclamp与阴极Cclamp，其中阳极Aclamp与阴极Cclamp会分别与接点E、F连接。
本实施例的萧基特二极管SBD1、高电子迁移率场效晶体管T1与保护单元Dclamp共用基底91，且个别具有相同的半导体叠层90a，因此在制作本实施例的萧基特二极管SBD1、高电子迁移率场效晶体管T1与保护单元 Dclamp的时候，可同时制作三者的半导体叠层90a，并且还可将此三者的半导体叠层90a制作于于同一基底91上，由此简化制作流程。在本实施例中，在形成本实施例的半导体叠层90a之前，首先提供基底91，基底91厚度约为175～1500μm。基底91本身的材料可包含半导体材料、氧化物材料以及/ 或者金属材料。上述的半导体材料例如可以包含硅(Si)、碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)、氮化铝(AlN)等；上述的氧化物材料例如可以包含蓝宝石(sapphire)；上述的金属材料例如可以包含铜(Cu)、钼(Mo)。另外，当以导电性来区分时，基底91本身可为导电基板或者是绝缘基板，上述的导电基板包含硅(Si)基板、氮化镓(GaN)基板、砷化镓(GaAs)等基板，而上述的绝缘基板则包含蓝宝石(sapphire)基板、绝缘硅(Silicon on insulator,SOI)基板、氮化铝(AlN)等基板。此外，基底91可选择性的掺杂物质于其中，以改变其导电性，以形成导电基板或不导电基板，以硅(Si)基板而言，可通过掺杂硼 (B)、砷(As)、或磷(P)使其具有导电性。
在提供基底91之后，将半导体叠层90a形成在基底91之上。半导体叠层90a包含缓冲层94、通道层96、高价带间隙层98与盖层100，半导体叠层90a的各层可通过外延成长方式形成于基底91之上。此外，在形成缓冲层94之前，还可以选择性地形成核层(未绘示)于基底91上，成核层的厚度约为20nm～200nm，通过成核层可让后续形于其上的缓冲层94与通道层96、高价带间隙层98与盖层100的外延品质较佳。成核层例如是三五族半导体材料，包括氮化铝(AlN)、氮化镓(GaN)、或氮化铝镓(AlGaN)等材料。半导体叠层90a可以通过外延的方式成长于基底91上，外延方式包含但不限于金属有机物化学气相外延法(metal-organicchemical vapor deposition,MOCVD) 或分子束外延法(molecular-beam epitaxy,MBE)，然而本申请不以外延的方式为限，亦即本申请基底91不限于成长基底。在其他实施例中，半导体叠层 90a可以先外延成长于其他的成长基底上，再将半导体叠层90a与基底91结合，基底91包含金属、介电材料、绝缘材料或复合材料。结合方式包含胶合、焊接、热压等等。或者，将外延形成在一成长基底上的半导体叠层90a 与基底91直接对位接合，然后再完全或部分移除此成长基底，使半导体叠层90a位于基底91上。或者，将半导体叠层90a先外延成长于其他的成长基底，然后将此成长基底减薄，接着将减薄后的成长基底连同其上的半导体叠层90a与基底91结合，而使半导体叠层90a形成在由减薄的成长基底与基底91所构成的复合基底上。
在成核层形成之后，形成缓冲层94于其上，缓冲层94可以是如前所述的掺杂有碳(C-doped)的本质GaN。缓冲层94用以让后续形成于其上的通道层96与高价带间隙层98之外延品质较佳，其厚度约为1μm～10μm。缓冲层94可以是单层或是多层，当缓冲层94为多层时，可包括超晶格叠层(super lattice multilayer)或两层以上材料各不相同的叠层。单层或多层缓冲层94的材料可包括三五族半导体材料，例如氮化铝(AlN)、氮化镓(GaN)、或氮化铝镓(AlGaN)等材料，并且可掺杂其他元素，例如碳或是铁，于其中，掺杂浓度可为依成长方向渐变或固定。此外，当缓冲层94为超晶格叠层时，其可由两层具不同材料交互堆叠的多层外延层所构成，其材料可为三五族半导体材料，例如是由氮化铝层(AlN)与氮化镓铝层(AlGaN)所构成，氮化铝层与氮化镓层两层相加的约为2nm～30nm，整体厚度约为1μm～5μm。
在缓冲层94形成之后，以外延方式形成通道层96以及高价带间隙层98 于缓冲层94之上。通道层96厚度范围在50～300nm，形成于缓冲层94上，并具有一第一能隙。高价带间隙层98厚度范围在20～50nm，形成在通道层 96上，并具有一第二能隙，第二能隙较第一能隙高，高价带间隙层98的晶格常数比通道层96小。在本实施例中，通道层96包含氮化铟镓(InxGa(1-x)N)， 0≤x<1，高价带间隙层98的材料为氮化铝镓(AlyGa(1-y)N)，y介于0.1至0.3 之间，通道层96及高价带间隙层98可为本质半导体；在其他实施例中，高价带间隙层98的材料可为氮化铝铟镓(AlwInzGa(1-z)N)，0<w<1，0≤z<1。如前所述，二维电子云可以形成在通道层96内邻接于通道层96与高价带间隙层 98的接面，作为导电通道。详细而言，二维电子云的形成是由于能带因受到高价带间隙层98的自发性极化(spontaneous polarization)，以及受到来自于通道层96及高价带间隙层98因晶格常数不匹配而形成压电极化(piezoelectric polarization)的影响而弯曲，使得部分能带位于费米能阶之下，而在通道层 96及高价带间隙层98间的接面处会形成二维电子云。
在形成高价带间隙层98于通道层96之后，还可以参考图14步骤140 的方式，利用感应式耦合等离子体蚀刻等方式图案化缓冲层94、通道层96 与高价带间隙层98、盖层100而完成平台区95。由于在此步骤之前，萧基特二极管SBD1、高电子迁移率场效晶体管T1的半导体叠层90a与保护单元 Dclamp的半导体叠层90a为彼此连接在一起，经由此步骤萧基特二极管SBD1 的半导体叠层90a、高电子迁移率场效晶体管T1的半导体叠层90a与保护单元Dclamp的半导体叠层90a可彼此分离，进而达到各半导体叠层90a间电性绝缘的目的。然而本申请不以上述为限，可视制作工艺的需求，调整平台区 95的形成时机与形成方式，举例而言于其他实施例中，当缓冲层94为一高阻值层时，在形成平台区95时，不需要完全蚀刻缓冲层94，只需蚀刻位于缓冲层94上的通道层96与高价带间隙层98、盖层100就能达到使各半导体叠层90a间彼此电性绝缘的目的。换言之，在上述的情况下，缓冲层94可完全或者部分被保留，萧基特二极管SBD1、高电子迁移率场效晶体管T1 与保护单元Dclamp在共用缓冲层94的情况下，各半导体叠层90a仍然可以彼此电性隔绝。
在本实施例中，为了使在直流电压VDC-IN小于保护单元Dclamp反向导通电压Vclamp的情况下，保护单元Dclamp不导通，在形成高价带间隙层98于通道层96上之后，还进一步形成p型阻障层Pb于保护单元Dclamp的高价带间隙层98之中，利用p型阻障层Pb使其下方位于通道层96内的二维电子云完全空乏，由此达到上述在直流电压VDC-IN小于保护单元Dclamp反向导通电压Vclamp的情况下，保护单元Dclamp不导通的目的。本实施例是以对保护单元Dclamp的高价带间隙层98进行掺杂以形成p型阻障层Pb为例。当p型阻障层Pb层形成在高价带间隙层98中时，p型阻障层Pb会改变费米能阶的位置，使得p型阻障层Pb所在位置的费米能阶远离导电带往价带的方向移动，一旦p型阻障层Pb所在位置的费米能阶位于导电带的下方时，则其下方位于通道层96内的二维电子云完全空乏。一般而言p型阻障层Pb的掺杂浓度会与载流子浓度正相关，而p型阻障层Pb的载流子浓度与厚度会分别与二维电子云的浓度负相关，对于p型阻障层Pb层形成在高价带间隙层98 层的情况来说，p型阻障层Pb层的载流子浓度越高或p型阻障层Pb层的厚度Tb越厚，则p型阻障层Pb所在位置的费米能阶会越往价带的方向移动，而使得其下方的二维电子云的浓度越低。在本实施例中，可通过让p型阻障层Pb的厚度Tb大于或等于高价带间隙层98的厚度，使得p型阻障层Pb 所在位置的费米能阶都位于导带下方而不与导带重叠，从而使得p型阻障层 Pb下方的二维电子云完全空乏，或者通过调高p型阻障层Pb的载流子浓度使得p型阻障层Pb所在位置的导带与费米能阶不重叠，从而使得p型阻障层Pb下方的二维电子云完全空乏。换句话说，p型阻障层Pb的载流子浓度与厚度Tb会影响p型阻障层Pb的极性大小，进而改变p型阻障层Pb的能带位置，使得费米能阶与价带之间的距离随之改变，由此p型阻障层Pb下方二维电子云浓度也随之改变。
此外，p型阻障层Pb的载流子浓度与长度Lb还会影响p型阻障层Pb 与通道层96间的空乏区宽度。由于保护单元Dclamp的反向导通电压Vclamp的大小会同时受到二维电子云的浓度和p型阻障层Pb与通道层96间的空乏区宽度的影响，故还可通过调整p型阻障层Pb的载流子浓度、长度Lb、厚度 Tb改变反向导通电压Vclamp的大小。详细而言，保护单元Dclamp的反向导通电压Vclamp会与p型阻障层Pb的载流子浓度负相关，而与p型阻障层Pb的长度Lb正相关，载流子浓度越低或长度Lb越长则保护单元Dclamp的空乏区越宽，因此其反向导通电压Vclamp越高，此处所提及的空乏区意谓靠近p型阻障层Pb与通道层96接面处，没有可移动载流子的区域。在经由适当的调整p型阻障层Pb的载流子浓度与p型阻障层Pb的长度Lb下，保护单元Dclamp的反向导通电压Vclamp可以满足小于高电子迁移率场效晶体管T1击穿电压 Vbreak的需求。综合来说，由于本实施例p型阻障层Pb能改变其下方二维电子云的浓度，也能调整保护单元Dclamp的反向导通电压Vclamp，故适当的调整 p型阻障层Pb的载流子浓度与长度Lb，可以同时达到保护单元Dclamp的反向导通电压Vclamp小于高电子迁移率场效晶体管T1击穿电压Vbreak，以及当直流电压VDC-IN小于保护单元Dclamp反向导通电压Vclamp的情况下，保护单元Dclamp不导通的目的。本申请不以上述方法为限，亦可通过其他方式来达成上述的目的，举例而言于其他实施例中，也可将p型阻障层Pb另外形成于保护单元Dclamp的高价带间隙层98之上(未绘示)，如同上述的原理，当 p型阻障层Pb层形成在高价带间隙层98上时，p型阻障层Pb会改变费米能阶的位置，使得p型阻障层Pb所在位置的费米能阶远离导电带往价带的方向移动，一旦p型阻障层Pb所在位置的费米能阶位于导电带的下方时，则其下方位于通道层96内的二维电子云完全空乏。一般而言p型阻障层Pb的掺杂浓度会与载流子浓度正相关，而p型阻障层Pb的载流子浓度会分别影响二维电子云的浓度。特别说明的是，在p型阻障层Pb层形成在高价带间隙层98上时，p型阻障层Pb层的厚度与二维电子云的浓度较无关联，主要会通过调整p型阻障层Pb的载流子浓度使p型阻障层Pb下方位于通道层 96中的二维电子云完全空乏，并通过调整p型阻障层Pb的载流子浓度、厚度Tb与长度Lb来改变能保护单元Dclamp的反向导通电压Vclamp的大小，其原理如上所述，在此不再赘述。
在完成平台区95后，还可以参考图14步骤144的方式，利用外延成长或是溅镀的方式以及搭配图案化的流程，在一道制作工艺中将绝缘层103a 分别成长于萧基特二极管SBD1的高价带间隙层98上方、高电子迁移率场效晶体管T1的高价带间隙层98上方，以及保护单元Dclamp的高价带间隙层 98上方，举例来说可以用金属有机物化学气相外延法(metal-organic chemical vapor deposition,MOCVD)或分子束外延法(molecular-beam epitaxy,MBE)等方式外延成长绝缘层103a。在本实施例中，绝缘层103a大致覆盖高价带间隙层98的表面，其作用为改善表面漏电流，以及保护高价带间隙层98的表面。绝缘层103a可以是绝缘材料或高阻值材料，包含氮化物绝缘材料，如氮化硅(SiNx)，氧化物绝缘材料，如二氧化硅(SiO2)，或是p型的三五族半导体，如p型氮化镓层(p-GaN)。
然而本申请不以上述为限，也可以其他具有相同特性的材料取代之，另外，绝缘层103a的位置也不限于本申请的揭露内容。
在绝缘层103a制作完毕制后，在同一道制作工艺中(请参考图14步骤 142)，分别于萧基特二极管SBD1及高电子迁移率场效晶体管T1和保护单元Dclamp的绝缘层103b上方沉积金属层(未绘示)，并将金属层图案化以形成多个金属片102’a、102’b、102’c、102’d、102’e。在本实施例中，可以通过选择适当的金属层材料(如钛/铝/钛/金)，以及/或者通过制作工艺(如，热退火) 以使多个金属片102’a、102’b、102’c、102’d、102’e、102’f和高价带间隙层 98之间形成欧姆接触。其中，金属片102’a、102’b作为萧基特二极管SBD1 的阳极Asbd1与阴极Csbd1；金属片102’c、102’d作为高电子迁移率场效晶体管T1的源极Shemt1与漏极Dhemt1；金属片102’e、102’f作为保护单元Dclamp的阳极Aclamp与阴极Cclamp。在多个电极Asbd1、Csbd1、Shemt1、Dhemt1、Aclamp、 Cclamp制作完毕后，可参考图14步骤146，在高电子迁移率场效晶体管T1 上方沉积金属层(未绘示)，并将金属层图案化以形成金属片104’a。在本实施例中，可以通过选择适当的金属层材料(如镍/金/铂)，以使金属片104’a和高价带间隙层98之间形成萧特基接触。其中，金属片104’a作为高电子迁移率场效晶体管T1的栅极Ghemt1。
在形成上述的栅极Ghemt1之后，还可以进一步形成绝缘层103b以覆盖高价带间隙层98，以防止高价带间隙层98因水气而劣化，造成电性上的影响。而在本实施例中，绝缘层103b的材料请参考先前对于绝缘层103a的叙述，在此不再赘述。另外，为了使上述电极便于与外界电连接，在绝缘层103b 制作完成之后，还可分别于基底91上形成如图38所示的多个接点C、N、L、A、TD1、TD2、TSG、E、F。其中接点C、N、L、A用来与萧基特二极管 SBD1、SBD2、SBD3、SBD4的阳极Asbd1～sbd4与阴极Csbd1～sbd4连接(详细连接方式请参考下文)；接点TD1、TD2分别用来与高电子迁移率场效晶体管T1、 T2的漏极Dhemt1、Dhemt2连接；接点TSG与高电子迁移率场效晶体管T1的源极Shemt1和栅极Ghemt1，以及高电子迁移率场效晶体管T2的源极Shemt2和栅极Ghemt2连接；接点E与接点F分别与保护单元Dclamp的阳极Aclamp与阴极Cclamp连接。在图39中仅列举与萧基特二极管SBD1、高电子迁移率场效晶体管T1和保护单元Dclamp相关的接点A、N、TD1、TSG、E、F。其中，接点A与接点N分别萧基特二极管SBD1的阳极Asbd1与阴极Csbd1连接；接点TSG与高电子迁移率场效晶体管T1的源极Shemt1和栅极Ghemt1连接，接点TD1与高电子迁移率场效晶体管T1的漏极Dhemt1连接；接点E与接点F 分别与保护单元Dclamp的阳极Aclamp与阴极Cclamp连接。萧基特二极管SBD2、 SBD3、SBD4以及高电子迁移率场效晶体管T2的结构与形成方式，与萧基特二极管SBD1以及高电子迁移率场效晶体管T1的结构和形成方式相同，请参考上述有关于萧基特二极管SBD1以及高电子迁移率场效晶体管T1的说明，在此不再赘述。
在本申请中，为了实现图36A的电连接关系，如图38所示，接点A除了连接萧基特二极管SBD1的阳极Asbd1外，还会连接萧基特二极管SBD2 的阳极Asbd2；接点N除了连接萧基特二极管SBD1的阴极Csbd1外，还会连接萧基特二极管SBD4的阳极Asbd4；接点L连接萧基特二极管SBD3的阳极 Asbd3与萧基特二极管SBD2的阴极Csbd2；接点C连接萧基特二极管SBD3 的阴极Csbd3与萧基特二极管SBD4的阴极Csbd4；接点TSG除了连接高电子迁移率场效晶体管T1的源极Shemt1和栅极Ghemt1外，还与高电子迁移率场效晶体管T2的源极Shemt2和栅极Ghemt2连接；接点TD1与高电子迁移率场效晶体管T1的漏极Dhemt1连接；接点TD2与高电子迁移率场效晶体管T2的漏极 Dhemt2连接；接点E与接点F则如上所述地分别与保护单元Dclamp的阳极Aclamp与阴极Cclamp连接。
在上述多个接点A、C、E、F、L、N、TD1、TD2、TSG形成之后，还可以选择性的形成绝缘层103c于平台区95的侧面与多个接点A、C、E、F、 L、N、TD1、TD2、TSG的表面上，以防止元件因水气而劣化的情况产生，并视情况裸露接点A、C、E、F、L、N、TD1、TD2、TSG的部分表面，以供电连接用。在上述的绝缘层完成之后，即完成本申请的LED驱动器60c。在实际运作时，请参考图36A与图38，将交流输入电源AC-source的一端与桥式整流器62的接点L电连接，而将交流输入电源AC-source的另一端与桥式整流器62的接点N电连接；将LED 18的一端与电流驱动电路66的接点TD1与接点TD2电连接，且将LED 18的另一端与桥式整流器62的接点C电连接；将电流驱动电路66的接点TSG与桥式整流器62的接点A电连接；将保护电路63的接点E与桥式整流器62的接点A连接；将保护电路63的接点F与桥式整流器62的接点C连接。
综上所述，本申请的一实施例的LED驱动器包含一填谷电路，可使直流电源的最小值电压维持在电压峰值的一半，由此足以提供足够的电压使发光元件持续发光。本申请的另一实施例的LED驱动器包含一保护单元，可避免因突波而造成LED驱动器中的电流驱动电路的高电子迁移率场效晶体管崩坏，进而达到保护发光元件的功效。本申请的再一实施例的LED驱动器包含一填谷电路与一保护单元，而可达成足以提供足够的电压使发光元件持续发光并保护发光元件的功效。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。