信号生成电路以及信号生成方法与流程

本发明涉及一种信号生成电路以及信号生成方法。

背景技术：

在各种通信设备和lsi(largescaleintegratedcircuit，大规模集成电路)中使用用于基准时钟的频率转换的诸如pll(phaselockedloop，锁相环路)或cdr(clockanddatarecovery，时钟和数据恢复)等的时钟生成电路。近年来，数据传输和lsi信号处理的速度已经增加，并且由时钟生成电路生成的时钟需要比传统上所实现的进一步减少抖动(jitter)。用于相位同步的基准时钟使电压控制振荡器(voltagecontrolledoscillator，在下文中被称为vco)的控制信号波动的参考泄漏(referenceleak)，能够被提出为时钟生成电路中的抖动产生的原因之一。为了抑制参考泄漏，提出了一种方法，其中使vco的控制电压通过诸如陷波滤波器或低通滤波器等的滤波器。然而，这种滤波器通常由诸如电阻器和电容器等的无源元件构造，并且由于带会因半导体工艺变化的影响而波动，因此可能没有充分地抑制参考泄漏。

作为一种抑制时钟生成电路中的滤波器的带波动的技术，日本特开平6-291644号公报提出了一种开关电容滤波器(switchedcapacitorfilter，在下文中被称为scf)型滤波器，其中通过仅使用多个电容比和电容切换频率来确定滤波器带。使用scf型滤波器的方法的优点在于，由于电容的相对比不针对芯片之间的较大变化/半导体晶片之间的较大变化而波动，因此滤波器带不波动。

然而，在日本特开平6-291644号公报中公开的方法中没有提供初始电荷。因此，如果vco在初始状态下不振荡，则vco的控制电压被固定为低电平，并且可能无法稳定地振荡。

此外，日本特开平8-288845号公报公开了在时钟生成电路中施加vco的控制电压的初始电压。在该时钟生成电路中，与要输入的基准信号的多个类型的频率改变对应地准备多个初始电压。然而，虽然该时钟生成电路包括lpf(环路滤波器)，但是既不使用低通滤波器也不使用开关电容滤波器。

技术实现要素：

本发明的方面提供一种在使用scf型滤波器的信号生成电路中能够开始稳定的振荡或者能够缩短相位锁定之前的时间的信号生成技术。

本发明的一个方面包括以下布置。

一种信号生成电路，所述信号生成电路包括：电压控制振荡器，其被构造为生成具有与控制电压相对应的频率的信号；分频器，其被构造为通过对由所述电压控制振荡器生成的信号的频率进行分频来生成分频信号；相位比较器，其被构造为将由基准振荡器生成的基准时钟信号和由所述分频器生成的分频信号进行比较；电荷泵，其被构造为输出与所述相位比较器的比较结果相对应的电流；环路滤波器，其被构造为生成与由所述电荷泵输出的电流相对应的电压；开关电容滤波器，其被构造为通过对由所述环路滤波器生成的电压进行采样，来生成在稳定状态下的所述电压控制振荡器的控制电压；以及初始值提供电路，其被构造为提供所述电压控制振荡器的控制电压的初始值。

本发明的另一方面包括以下布置。一种信号生成方法，所述信号生成方法包括：生成具有与控制电压相对应的频率的信号；通过对所生成的信号的频率进行分频来生成分频信号；将由基准振荡器生成的基准时钟信号和所述分频信号进行比较；从电荷泵输出与所述比较结果相对应的电流；由环路滤波器生成与所输出的电流相对应的电压；通过对所生成的电压进行采样，来生成在稳定状态下的电压控制振荡器的控制电压；以及提供所述电压控制振荡器的控制电压的初始值。

本发明的又一方面包括以下布置。一种信号生成电路，所述信号生成电路包括：电压控制振荡器，其被构造为生成具有与控制电压相对应的频率的信号；分频器，其被构造为通过对由所述电压控制振荡器生成的信号的频率进行分频来生成分频信号；相位比较器，其被构造为将由基准振荡器生成的基准时钟信号和由所述分频器生成的分频信号进行比较；电荷泵，其被构造为输出与所述相位比较器的比较结果相对应的电流；环路滤波器，其被构造为生成与由所述电荷泵输出的电流相对应的电压；开关电容滤波器，其被构造为通过对由所述环路滤波器生成的电压进行采样，来生成在稳定状态下的所述电压控制振荡器的控制电压；以及初始电压提供电路，其被构造为针对达到稳定状态之前的时段，提供所述电压控制振荡器能够生成信号的范围的电压，作为所述控制电压的初始电压。

本发明的又一方面包括以下布置。一种信号生成方法，所述信号生成方法包括：由电压控制振荡器生成具有与控制电压相对应的频率的信号；通过对所生成的信号的频率进行分频来生成分频信号；将由基准振荡器生成的基准时钟信号和所述分频信号进行比较；从电荷泵输出与所述比较结果相对应的电流；由环路滤波器生成与所输出的电流相对应的电压；通过对所生成的电压进行采样，来生成在稳定状态下的所述电压控制振荡器的控制电压；以及针对达到稳定状态之前的时段，提供所述电压控制振荡器能够生成信号的范围的电压，作为所述控制电压的初始电压。

根据本发明的示例性方面，在使用scf型滤波器的信号生成电路中能够开始稳定的振荡或者能够缩短相位锁定之前的时间。

通过以下(参照附图)对示例性实施例的描述，本发明的其他特征将变得清楚。

附图说明

并入说明书并构成说明书的一部分的附图例示了本发明的实施例，并且与描述一起用来解释本发明的原理。

图1a和图1b是各自示出时钟生成电路的功能和布置的框图；

图2a和图2b是各自示出时钟生成电路构件的细节的电路图；

图3a和图3b是各自示出滤波器频率特性的曲线图；

图4a和图4b是各自示出时钟生成电路中的一系列处理的序列的流程图；

图5a和图5b是与各流程图相对应的时序图；

图6a和图6b是各自示出时钟生成电路的功能和布置的框图；

图7a和图7b是各自示出时钟生成电路中的一系列处理的序列的流程图；以及

图8a和图8b是与各流程图相对应的时序图。

具体实施方式

下面将参照附图描述本发明的实施例。然而，本公开的实施例不限于以下实施例。相同的附图标记表示图中所示的相同或几乎相同的构成要素、构件和处理，并且将适当地省略重复的说明。另外，将从各附图中省略对说明而言不重要的一些构件。另外，根据需要，表示为电压、电流或电阻的符号可以用作代表电压值、电流值或电阻值的符号。

在实施例中，在pll的反馈路径上配设有电荷泵和环路滤波器，以将相位比较结果转换成电压。此外，在环路滤波器之后的阶段，配设有开关电容滤波器以减少或去除在电荷泵中产生的切换噪声。从来自pll的输出信号，即，来自vco的输出信号，提供该开关电容滤波器的采样时钟。在紧接在接通pll之后的初始状态下，vco不是使用来自scf的输出，而是使用具有更高和更稳定的电位的另一信号，作为控制信号。因此，能够避免由于使用scf而导致的初始状态的不稳定性。

(第一实施例)

图1a是示出根据第一实施例的时钟生成电路100的功能和布置的框图。时钟生成电路100包括基准振荡器101、相位比较器102、电荷泵103、环路滤波器104、低通滤波器105、vco106、第一可变分频器107、第二可变分频器108和初始值提供电路120。时钟生成电路100基本具有pll装置，pll装置通过将来自vco106的输出与基准时钟进行比较来向vco106提供反馈。

基准振荡器101生成基准时钟信号s2并且将生成的信号输出到相位比较器102。相位比较器102将由基准振荡器101生成的基准时钟信号s2的相位和由第二可变分频器108(稍后描述)生成的第二分频信号s4的相位进行比较。电荷泵103对相位比较器102的相位比较结果进行积分，以将与比较结果相对应的比较电流i2输出到环路滤波器104。环路滤波器104生成与由电荷泵103输出的比较电流i2相对应的泵激电压v2，并且将生成的泵激电压输出到低通滤波器105。环路滤波器104将来自电荷泵103的输出限制到环路带。低通滤波器105是scf，并且通过从环路滤波器104的输出抑制或去除在电荷泵103中产生的切换噪声来生成vco106的控制信号s6。低通滤波器105将生成的控制信号s6输出到vco106。

注意，低通滤波器105可以由具有去除与相位比较器102的输入时钟同步的切换噪声的功能的其他滤波器来替换，例如带阻(bandelimination)滤波器(诸如陷波滤波器)。

在稳定状态下，vco106获得由低通滤波器105生成的控制信号s6的电压作为控制电压，生成与控制电压相对应的输出信号s8，并且输出生成的输出信号。更具体地，vco106生成具有与控制电压相对应的频率的输出信号s8。由vco106生成的输出信号s8作为时钟生成电路100的输出信号被输出到外部，并且被提供给第一可变分频器107和初始值提供电路120。第一可变分频器107通过由预定的第一分频数对由vco106生成的输出信号s8的频率进行分频来生成第一分频信号s10，并且将生成的第一分频信号输出到低通滤波器105和第二可变分频器108。第二可变分频器108通过由预定的第二分频数对从第一可变分频器107获得的第一分频信号s10的频率进行分频来生成第二分频信号s4，并且将生成的第二分频信号输出到相位比较器102。

注意，在本实施例的布置中，第一可变分频器107和第二可变分频器108是串联连接的。然而，它可以由能够向低通滤波器105和相位比较器102提供期望的频率的时钟信号的其他装置来替换。例如，可以并行地提供用于向低通滤波器105提供时钟信号的第一可变分频器和用于向相位比较器102提供时钟信号的第二可变分频器。第一可变分频器107和第二可变分频器108也可以分别是固定的分频器。此外，虽然在本实施例中使用两个分频器，但是本发明不限于此。可以提供具有这两个功能的单个分频器。

在时钟生成电路100的操作的初始状态下，初始值提供电路120提供用于控制vco106的控制电流或控制电压的初始值。初始值提供电路120包括初始值生成电路109、频率检测器110和提供开关sw11。初始值生成电路109生成控制电压的初始值。初始值生成电路109可以是生成用作初始值的预定电压的恒定电压源。初始值生成电路109将生成的初始值施加到提供开关sw11的一个端子。提供开关sw11的另一个端子连接到低通滤波器105。频率检测器110用作控制电路，控制电路在稳定状态下将提供开关sw11设置为关(off)状态，并且在时钟生成电路100达到稳定状态之前的时段期间接通提供开关sw11。频率检测器110在时钟生成电路100通电时接通提供开关sw11。随后，频率检测器110监视输出信号s8的频率，并且当频率超过预定阈值时断开提供开关sw11。可以基于时钟生成电路100的标称频率或基于稳定状态下的输出信号s8的频率来设置该阈值。频率检测器110生成频率检测信号s12，并且将生成的频率检测信号输出到提供开关sw11的控制端子。在一个示例中，当频率检测信号s12被断言(asserted)(即，改变为高电平)时，提供开关sw11被接通，并且当频率检测信号被否定(negated)(即，改变为低电平)时，提供开关sw11被断开。然而，频率检测信号s12的电平与提供开关sw11的开/关(on/off)之间的关系不限于此，并且可以是其他模式。

图2a是示出图1a中的一些构件的细节的电路图。图2a示出了当使用电流输出型电荷泵103时scf型低通滤波器105的布置的示例。电荷泵103包括第一恒流源210、第一开关212、第二开关214和第二恒流源216。第一恒定电流源210、第一开关212、第二开关214和第二恒定电流源216按该顺序串联连接。向第一恒流源210的一个端子施加电源电压，并且另一个端子连接到第一开关212的一个端子。第二恒流源216的一个端子接地，并且另一个端子连接到第二开关214的一个端子。第一开关212和第二开关214由代表从相位比较器102输出的比较结果的信号控制。可以由在已知pll中使用的相位比较技术来实现第一开关212和第二开关214的控制。

环路滤波器104包括第一电阻器218和第一电容器220。第一电阻器218的一个端子连接到第一开关212的另一个端子和第二开关214的另一个端子之间的连接节点。第一电阻器218的一个端子连接到第一电容器220的一个端子。第一电容器220的另一个端子接地。

低通滤波器105对由环路滤波器104生成的泵激电压v2进行采样，以生成稳定状态下的vco106的控制电压。采样块的该采样是基于由vco106生成的输出信号s8。更具体地，根据通过对输出信号s8的频率进行分频而生成的第一分频信号s10进行采样。

低通滤波器105包括第三开关sw10、第二电容器c10和第三电容器c11。第三开关sw10实现在第二电容器c10的一个端子和第一电阻器218的一个端子连接的第一状态、与第二电容器c10的一个端子和第三电容器c11的一个端子连接的第二状态之间的切换。第一分频信号s10被输入到第三开关sw10的控制端子，并且第三开关sw10由第一分频信号s10控制。例如，第三开关sw10在第一分频信号s10处于高电平时实现第一状态，并且在第一分频信号处于低电平时实现第二状态。第二电容器c10和第三电容器c11的另一个端子分别接地。提供开关sw11的另一个端子连接到第三电容器c11的一个端子，并且它们的连接节点连接到vco106的控制信号输入端子。连接节点的电压变为控制信号s6的电压。

在紧接在从掉电(powerdown)状态起动了时钟生成电路100之后的初始状态下，vco106没有生成具有足够频率的时钟信号。因此，如果使用该时钟信号来驱动第三开关sw10，则第三开关sw10的切换操作的频率变得不足，并且vco106的控制信号s6的电压电平变得不确定。如果这种不确定的电压电平改变为等于或小于能够振荡vco106的电压的电平，则vco106将保持不振荡的状态。因此，在本实施例中，在初始状态下，将作为vco106的振荡范围内的电压的控制电压的初始电压经由提供开关sw11施加到vco106的控制信号输入端子。这迫使vco106的振荡开始。由初始值生成电路109生成的控制电压的初始值能够在能够由vco106生成时钟信号的范围内。作为选择，能够将初始值固定在时钟生成电路100的锁定操作时的控制信号s6的电平附近，以缩短锁定所需的时间。

在图2a的示例中，描述了提供开关sw11的另一个端子和第三电容器c11的一个端子的连接节点在低通滤波器105中的情况。然而，本发明不限于此。可以具有其他布置，只要提供开关sw11的另一个端子连接到vco106的控制信号输入端子即可。例如，低通滤波器105的输出端子和提供开关sw11的另一个端子的连接节点可以连接到vco106的控制信号输入端子。

图3a是示出scf型低通滤波器105的频率特性的曲线图。横坐标表示以log表示的频率，并且纵坐标表示滤波器增益。在能够忽略寄生元件和周围影响的情况下，能够使用第二电容器c10、第三电容器c11和切换频率fsw来通过下式逻辑地代表低通滤波器105的截止频率f0。

能够通过将式(1)中所示的截止频率f0设置为低于诸如参考泄漏等的噪声的噪声频率来进行噪声去除。如果使用诸如基准振荡器101的输出频率等的固定频率作为切换频率fsw，则必须仅通过第二电容器c10和第三电容器c11来调整截止频率。因此，电容值选择的自由度较低。此外，对于诸如电容器等的电容元件，由于面积和元件变化是权衡关系，所以可选择的电容值也受到元件变化的限制。为了应对于此，在本实施例中，使用vco106的输出信号s8或通过对输出信号s8的频率进行分频而获得的第一分频信号s10作为输入时钟。结果，由于能够使用切换频率fsw以及电容值来调整截止频率f0，所以能够提高电容值选择的自由度。环路滤波器104和低通滤波器105按该顺序连接在图1a和图2a中的电荷泵103之后。然而，环路滤波器104和低通滤波器105的连接顺序可以反转。

将描述具有上述布置的时钟生成电路100的操作。

图4a是示出时钟生成电路100中的一系列处理的序列的流程图。图4a中所示的序列对应于通过检测vco106的频率来控制提供开关sw11的布置。在步骤s402中，时钟生成电路100处于未供给电力或停止操作的掉电状态。在步骤s404中，时钟生成电路100的通电信号s14被断言，并且开始向时钟生成电路100的电力供给，或取消操作停止状态，从而将时钟生成电路100改变到初始状态。时钟生成电路100在通电信号s14的断言时接通提供开关sw11。注意，只要时钟生成电路100的通电和提供开关sw11的接通同步发生就足够了。无论是操作同时发生，还是操作中的一个较早发生都无所谓。

当提供开关sw11改变为开状态时，控制电压的初始值被提供给vco106。这将控制电压改变为能够振荡的值，并且vco106的输出信号s8改变为时钟信号。在步骤s406中，频率检测器110检测由vco106生成的输出信号s8的频率，即，vco106的振荡频率，是否超过预定值。如果vco106的振荡频率超过该值，则时钟生成电路100在步骤s408中断开提供开关sw11。否则，时钟生成电路100重复步骤s406。在自提供开关sw11被断开起经过了预定时段之后，在步骤s410中，时钟生成电路100改变到稳定状态，即，锁定状态。

图5a是与图4a中所示的流程图相对应的时序图。从图5a的顶部起，示出了通电信号s14、频率检测信号s12、控制信号s6、vco106的振荡频率以及频率检测器110的频率检测结果。在图5a中，横坐标表示时间，并且纵坐标在信号的情况下表示电压电平，在频率的情况下表示频率值。在时钟生成电路100的通电信号s14以及频率检测信号s12中的各个中，高电平对应于开，低电平对应于关。频率检测结果是当vco106的振荡频率高于预定值ft时改变为高电平并且当振荡频率低于预定值ft时改变为低电平的信号。在频率检测器110中生成频率检测结果。控制信号s6的电压电平示出了模拟改变。

在时刻t1，时钟生成电路100的通电信号s14改变为高电平，并且频率检测信号s12也相应地改变为高电平。当频率检测信号s12改变为高电平时，提供开关sw11接通，并且控制电压的初始值vi被输入到vco106。vco106在接收到该初始值vi时开始振荡。在时刻t2，vco106的振荡频率超过预定值ft。因此频率检测结果从低电平改变为高电平，并且频率检测信号s12从高电平改变为低电平。当频率检测信号s12改变为低电平时，提供开关sw11被断开，并且向控制信号s6供给初始值vi结束。从时刻t3起，在从时刻t2起经过了预定时段δ1之后，输出信号s8稳定到信号被锁定到期望的频率和相位的锁定状态。

根据本实施例的时钟生成电路100，代替在初始状态下不确定的来自scf型低通滤波器105的输出，通过布置初始值提供电路120能够将初始值生成电路109中生成的初始值供给到vco106。因此，能够稳定vco106的从通电直到稳定状态为止的启动操作。此外，由于初始值提供电路120被构造为对状态接近稳定状态进行检测并且停止初始值的供给，所以能够减少或去除由于存在初始值提供电路120而导致的对稳定状态的影响。

在第一实施例中，描述了初始值提供电路120检测输出信号s8的频率的情况。然而，本发明不限于此。例如，可以在自通电起经过了预定时间之后断开提供开关sw11。作为选择，可以当检测到时钟生成电路100的输出信号s8被锁定时断开提供开关sw11。图1b是示出根据第一变型例的时钟生成电路200的功能和布置的框图。时钟生成电路200使用测量预定时段的时间计数器以控制提供开关sw11。时钟生成电路200包括基准振荡器101、相位比较器102、电荷泵103、环路滤波器104、低通滤波器105、vco106、第一可变分频器107、第二可变分频器108和初始值提供电路122。

初始值提供电路122具有如下的布置：控制第一实施例的初始值提供电路120中的提供开关sw11的实体，从频率检测器110替换为时间计数器111。时间计数器111在时钟生成电路200通电时，接通提供开关sw11。时间计数器111参照基准振荡器101中生成的基准时钟信号s2，并且对自提供开关sw11被接通起经过的时段的时长进行计数。当通过计数获得的时段的时长超过预定阈值时，时间计数器111断开提供开关sw11。注意，在该变型例中，从基准振荡器101获得基准时钟信号s2以对时段的时长进行计数。然而，本发明不限于此，并且可以使用其他时钟。

图4b是示出时钟生成电路200中的一系列处理的序列的流程图。图4b中所示的序列对应于如下的布置：代替检测频率，通过对提供开关sw11的开时段进行计数，来控制提供开关sw11。在步骤s412中，时钟生成电路200处于没有电力供给的掉电状态。在步骤s414中，时钟生成电路200的通电信号s14被断言，开始向时钟生成电路200的电力供给，并且时钟生成电路200改变到初始状态。时钟生成电路200在通电信号s14的断言时接通提供开关sw11。注意，只要时钟生成电路200的通电和提供开关sw11的接通同步发生就足够了。无论是操作同时发生，还是操作中的一个较早发生都无所谓。

当提供开关sw11改变为开状态时，控制电压的初始值被提供给vco106。这将控制电压改变为能够振荡的值，并且vco106的输出信号s8改变为时钟信号。在步骤s416中，时钟生成电路200确定自提供开关sw11改变为开起是否经过了预定时段。例如，当提供开关sw11被接通时，时间计数器111开始计数。时间计数器111确定当计数值达到预定值时经过了预定时段。预定时段被设置为长于vco106自振荡开始起至达到足够的振荡频率所需的时间。如果确定经过了预定时段，则在步骤s418中时钟生成电路200断开提供开关sw11。在步骤s420中，在自提供开关sw11被断开起经过了预定时段之后，时钟生成电路200改变到稳定状态，即，锁定状态。

图5b是与图4b中所示的流程图相对应的时序图。从图5b的顶部起，示出了通电信号s14、控制提供开关sw11的计数信号s16、控制信号s6、vco106的振荡频率以及时间计数器111的计数值。在图5b中，横坐标表示时间，并且纵坐标表示信号的电压电平、频率、或计数值。对于计数信号s16和时钟生成电路200的通电信号s14中的各个，高电平对应于开并且低电平对应于关。控制信号s6的电压电平示出了模拟改变。

在时刻t4，时钟生成电路200的通电信号s14改变为高电平，并且计数信号s16相应地改变为高电平。当计数信号s16改变为高电平时，提供开关sw11被接通，并且控制电压的初始值vi被输入到vco106。vco106在接收到该初始值vi时开始振荡。另外，响应于提供开关sw11的接通，时间计数器111开始计数。在时刻t5，时间计数器111的计数值达到预定值。计数信号s16从高电平改变为低电平。当计数信号s16改变为低电平时，提供开关sw11被断开，并且向控制信号s6供给初始值vi结束。从时刻t6向前，在从时刻t5起经过了预定时段δ2之后，输出信号s8稳定到信号被锁定到期望的频率和相位的锁定状态。

根据该第一变型例的时钟生成电路200具有与根据第一实施例的时钟生成电路100相同的效果。

在第一实施例中，描述了使用scf型低通滤波器105的情况。然而，本发明不限于此。例如，可以使用scf型陷波滤波器。图2b是根据第二变型例的在时钟生成电路中的环路滤波器104与vco106之间布置的陷波滤波器250的电路图。陷波滤波器250包括第四开关sw20、第五开关sw21、第六开关sw22、第四电容器c20、第五电容器c21、第六电容器c22、第七电容器c23、第八电容器c24和第九电容器c25。

第四开关sw20实现在第四电容器c20的一个端子和第六电容器c22的一个端子连接的第一状态、与第四电容器c20的一个端子和第九电容器c25的一个端子连接的第二状态之间的切换。第五开关sw21实现在第五电容器c21的一个端子和第九电容器c25的一个端子连接的第一状态、与第五电容器c21的一个端子和第七电容器c23的一个端子连接的第二状态之间的切换。第六开关sw22实现在第八电容器c24的一个端子和第七电容器c23的另一个端子连接的第一状态、与第八电容器c24的一个端子与第九电容器c25的另一个端子连接的第二状态之间的切换。第六电容器c22的一个端子连接到环路滤波器104的输出。第四电容器c20的另一个端子、第五电容器c21的另一个端子、第八电容器c24的另一个端子以及第九电容器c25的另一个端子接地。第六电容器c22的另一个端子连接到第七电容器c23的另一个端子。在第七电容器c23的一个端子中生成的信号被输出到vco106以用作控制信号s6。向第四开关sw20、第五开关sw21和第六开关sw22的各个控制端子输入第一分频信号s10。这些开关由第一分频信号s10控制。

通过根据从第一可变分频器107提供的第一分频信号s10的分频时钟切换第四电容器c20、第五电容器c21和第八电容器c24，能够获得陷波滤波器的频率特性。图3b是示出scf型陷波滤波器250的频率特性的曲线图。横坐标表示以log表示的频率，并且纵坐标表示滤波器增益。陷波滤波器250的中心频率f1与诸如参考泄漏等的噪声的噪声频率匹配，以减少或去除叠加在vco106的控制信号s6上的噪声。注意，第四电容器c20、第五电容器c21和第八电容器c24中的至少一个能够由电阻器来替换。

根据该第二变型例的时钟生成电路具有与根据第一实施例的时钟生成电路100相同的效果。以这种方式，根据第一实施例的技术思想可应用到scf型滤波器，并且滤波器布置不限于低通滤波器或陷波滤波器。

(第二实施例)

在第一实施例中已经描述了初始值提供电路120生成初始值的情况。在第二实施例中，初始值提供电路使用从环路滤波器104输出的电压作为初始值。

图6a是示出根据第二实施例的时钟生成电路300的功能和布置的框图。时钟生成电路300包括基准振荡器101、相位比较器102、电荷泵103、环路滤波器104、低通滤波器105、vco106、第一可变分频器107、第二可变分频器108和初始值提供电路320。

在时钟生成电路300的操作的初始状态下，初始值提供电路320提供用于控制vco106的控制电流或控制电压的初始值。初始值提供电路320包括锁定检测器112和旁路开关sw12。旁路开关sw12的一个端子连接到环路滤波器104的输出端子，并且向该一个端子施加泵激电压v2。旁路开关sw12的另一个端子连接到vco106的控制信号输入端子。在初始状态下，旁路开关sw12进行操作以对低通滤波器105设置旁路。

锁定检测器112根据vco106的输出信号s8的频率检测锁定状态，并且基于检测结果控制旁路开关sw12。锁定检测器112在时钟生成电路300通电时接通旁路开关sw12。随后，锁定检测器112监视输出信号s8，并且在检测到输出信号s8的频率锁定或相位锁定时断开旁路开关sw12。锁定检测器112生成锁定检测信号s18，并且将生成的锁定检测信号输出到旁路开关sw12的控制端子。

在图6a中所示的布置中，当时钟生成电路300从掉电状态启动时，由于在初始状态下vco106的振荡频率不足，所以来自scf型低通滤波器105的输出变得不确定。因此，在操作开始时旁路开关sw12被接通以对低通滤波器105设置旁路，从而帮助vco106的振荡。锁定检测器112确定时钟生成电路300是否被锁定并且当它被锁定时取消旁路。注意，代替锁定检测器112，当输出信号s8的频率超过阈值时，可以使用在第一实施例中描述的频率检测器110来断开旁路开关sw12。

将描述具有上述布置的时钟生成电路300的操作。

图7a是示出时钟生成电路300中的一系列处理的序列的流程图。图7a中所示的序列对应于如下的布置：通过检测时钟生成电路300的锁定状态来控制旁路开关sw12。在步骤s702中，时钟生成电路300处于没有电力供给的掉电状态。在步骤s704中，时钟生成电路300的通电信号s14被断言，开始向时钟生成电路300的电力供给，并且时钟生成电路300改变到初始状态。时钟生成电路300在通电信号s14的断言时接通旁路开关sw12。注意，只要时钟生成电路300的通电和旁路开关sw12的接通同步发生就足够了。无论是操作同时发生，还是操作中的一个较早发生都无所谓。

当旁路开关sw12改变为开状态时，具有低通滤波器105被设置旁路的形式的环路操作变得有效。vco106的控制电压改变，并且vco106的输出信号s8改变为时钟信号。在步骤s706中，时钟生成电路300进行一次确定以确定由vco106生成的输出信号s8的频率是否达到了期望的频率。如果达到了期望的频率，则在步骤s708中，时钟生成电路300确定已经实现一次锁定并且断开旁路开关sw12。否则，时钟生成电路300重复步骤s706，直到频率被锁定为止。

当在步骤s708中断开旁路开关sw12时，频率由于切换噪声而波动。因此，在步骤s710中，时钟生成电路300进行二次确定以再次确定由vco106生成的输出信号s8的频率是否达到了期望的频率。注意，如果vco106的频率波动较小或者不需要确认时钟生成电路300是否被锁定，则不需要进行步骤s710中的锁定确认处理。在步骤s710中确认了二次锁定之后，在步骤s712中时钟生成电路改变到稳定状态，即，vco106的稳定振荡状态。注意，虽然在第二实施例中使用频率来检测锁定状态，但是除了或替代地通过频率的检测以外，也可以使用相位来检测相位锁定。

图8a是与图7a中所示的流程图相对应的时序图。从图8a的顶部起，示出了通电信号s14、锁定检测信号s18、控制信号s6、vco106的振荡频率以及锁定检测器112中的锁定检测结果。在图8a中，横坐标表示时间，并且纵坐标表示信号电压电平或频率。在时钟生成电路300的通电信号s14以及锁定检测信号s18中的各个中，高电平对应于开，低电平对应于关。锁定检测结果是在正检测到输出信号s8的锁定状态时改变为高电平并且在其他时段期间改变为低电平的信号。在锁定检测器112中生成锁定检测结果。控制信号s6的电压电平示出了模拟改变。

在时刻t7，时钟生成电路300的通电信号s14改变为高电平，并且锁定检测信号s18也相应地改变为高电平。当锁定检测信号s18改变为高电平时，旁路开关sw12被接通，并且在环路滤波器104中生成的泵激电压v2作为控制电压被输入到vco106。vco106在接收到该控制电压时开始振荡。在时刻t8，控制信号s6的电压(即，控制电压)渐近于预定的锁定时间电压vl，并且时钟生成电路300检测一次锁定。随后，在时刻t9，锁定检测信号s18从高电平改变为低电平。当锁定检测信号s18改变为低电平时，旁路开关sw12被断开，并且低通滤波器105的旁路结束。由于在断开旁路开关sw12时叠加在控制信号s6上的切换噪声sn的影响，所以在时刻t10改变到没有检测到锁定的状态。当切换噪声sn在时刻t11稳定时，时钟生成电路300检测二次锁定。

根据第二实施例的时钟生成电路300具有与根据第一实施例的时钟生成电路100相同的效果。此外，在第二实施例中，为了防止来自scf型低通滤波器105的不确定的输出，通过在vco106的操作开始时由旁路开关sw12对低通滤波器105设置旁路来控制vco106。虽然与第一实施例中相比，在第二实施例中可能需要更多的时间来达到频率/相位锁定，但是由于不需要布置初始值生成电路，所以能够使电路小型化。

在第二实施例中，描述了初始值提供电路320检测输出信号s8的锁定状态的情况。然而，本发明不限于此。例如，在经过了预定时段之后，可以断开旁路开关sw12。图6b是示出根据第三变型例的时钟生成电路400的功能和布置的框图。时钟生成电路400通过使用测量预定时段的时间计数器来控制旁路开关sw12。时钟生成电路400包括基准振荡器101、相位比较器102、电荷泵103、环路滤波器104、低通滤波器105、vco106、第一可变分频器107、第二可变分频器108和初始值提供电路420。

初始值提供电路420具有如下的布置：将第二实施例的初始值提供电路320中的控制旁路开关sw12的实体从锁定检测器112替换为时间计数器411。时间计数器411在时钟生成电路400通电时接通旁路开关sw12。时间计数器411参照由基准振荡器101生成的基准时钟信号s2，并且对自旁路开关sw12被接通起经过的时段的时长进行计数。当通过计数获得的时段时长超过预定阈值时，时间计数器411断开旁路开关sw12。注意，在第三变型例中，从基准振荡器101获得基准时钟信号s2，以对时段的时长进行计数。然而，本发明不限于此，并且可以使用其他时钟。

图7b是示出时钟生成电路400中的一系列处理的序列的流程图。图7b中所示的序列对应于如下的布置：代替检测锁定状态，通过对旁路开关sw12的开时段进行计数来控制旁路开关sw12。在步骤s714中，时钟生成电路400处于没有电力供给的掉电状态。在步骤s716中，时钟生成电路400的通电信号s14被断言，开始向时钟生成电路400的电力供给，并且时钟生成电路400改变到初始状态。时钟生成电路400在通电信号s14的断言时接通旁路开关sw12。注意，只要时钟生成电路400的通电和旁路开关sw12的接通同步发生就足够了。无论是操作同时发生，还是操作中的一个较早发生都无所谓。

当旁路开关sw12改变为开状态时，控制电压的初始值被提供给vco106。这将控制电压改变为能够振荡的值，并且vco106的输出信号s8改变为时钟信号。在步骤s718中，时钟生成电路400确定自旁路开关sw12被接通起是否经过了第一预定时段。例如，当旁路开关sw12被接通时，时间计数器411开始计数。当计数值达到第一预定值时，时间计数器411确定经过了第一预定时段。第一预定时段被设置为长于时钟生成电路400的输出被锁定所需的时间。如果确定经过了第一预定时段，则在步骤s720中时钟生成电路400断开旁路开关sw12。由于在断开旁路开关sw12时发生频率波动，所以在步骤s722中，时钟生成电路400确定自旁路开关sw12被断开起是否经过了第二预定时段。在经过了第二预定时段之后，在步骤s724中时钟生成电路400改变到稳定振荡状态。注意，如果由于切换导致的频率波动是小的或者不需要确认时钟生成电路400是否被锁定，则可以省略步骤s722。

图8b是与图7b中所示的流程图相对应的时序图。从图8b的顶部起，示出了通电信号s14、控制旁路开关sw12的计数信号s20、控制信号s6、vco106的振荡频率以及时间计数器411的计数值。在图8b中，横轴表示时间，并且纵坐标表示信号的电压电平、频率或计数值。在时钟生成电路400的通电信号s14以及计数信号s20中的各个中，高电平对应于开，低电平对应于关。控制信号s6的电压示出了模拟改变。

在时刻t12，时钟生成电路400的通电信号s14改变为高电平，并且计数信号s20也相应地改变为高电平。当计数信号s20改变为高电平时，旁路开关sw12被接通，并且控制电压的初始值被输入到vco106。vco106在接收到该初始值时开始振荡。另外，响应于旁路开关sw12的接通，时间计数器411开始计数。在时刻t13，时间计数器411的计数值达到第一预定值。随后，在时刻t14，计数信号s20从高电平改变为低电平。当计数信号s20改变为低电平时断开旁路开关sw12，并且低通滤波器105的旁路结束。时间计数器411相应地开始计数。在时刻t15，时间计数器411的计数值达到第二预定值。由断开旁路开关sw12引起的切换噪声sn稳定，直到时刻t15为止。

根据第三变型例的时钟生成电路400具有与根据第二实施例的时钟生成电路300相同的效果。

另外，在第二实施例中，低通滤波器105可以由诸如陷波滤波器等的带阻滤波器来替换。环路滤波器104和低通滤波器105的连接顺序可以反转。此外，第一可变分频器107和第二可变分频器108也可以分别是固定分频器，并且可以通过并联连接代替串联连接来提供频分时钟。

上面描述了根据实施例的时钟生成电路的布置和操作。本领域技术人员应当理解的是，这些实施例是示例，能够对构成要素和处理的组合进行各种变型，并且这些修改落入本发明的范围内。此外，能够具有实施例的组合、变型例的组合以及实施例和变型例的组合。例如，第二实施例中描述的旁路开关sw12可以并入根据第一实施例的时钟生成电路100。

在第一实施例和第二实施例中的各个中描述了时钟生成电路。然而，本发明不限于此。实施例的技术思想能够应用到能够反馈相位或频率比较结果的任意信号生成电路。

虽然参照示例性实施例对本发明进行了描述，但是应当理解，本发明并不限于所公开的示例性实施例。应当对所附权利要求的范围给予最宽的解释，以便涵盖所有这些变型例以及等同的结构和功能。