四晶体模块互馈式自导通型过流保护驱动电路的制作方法

本发明属于电子控制技术领域，尤其涉及四晶体模块互馈式自导通型过流保护驱动电路。

背景技术：

功率电子元件的过流保护一直是电子控制技术领域的重要技术课题。

因为，功率电子元件包括大功率达林顿管、功率场效应管、igbt等，它们广泛地用于电机绕组电流控制、继电器控制、各种阻性负载控制以及其他多种执行部件的功率控制。

在实际使用过程中，常常因为负载短路、过载、漏电、误操作、过压等原因导致功率电子元件在过流状态下工作，导致这些功率电子元件发生过流击穿、烧毁损坏等恶性故障，影响设备的安全使用，造成相应的财产损失。

为了保护这些功率器件，一些控制电路中采用干路电流监视方法，在干路串联有大电流取样电阻，再将该电阻上的压降和设定的标准值比较，当发生过流时，经比较电路输出电信号控制大功率器件截止，切断负载电流，这种过流保护方式应用十分广泛，但其存在弊端：首先是该取样电阻上的压降是在发生过流后的电流取样，是对功率管过流电流的间接取样，再加上比较电路动作，以及为了使电路即有过流保护功能又防止误动作、也为了增强抗干扰性，往往在取样信号回路中接有滤波电路，从而导致取样信号进一步滞后于功率管过流电流陡升的变化率，这样的电路不仅仅很复杂，而且其实际应用效果也不理想，经常发生烧毁功率管现象；而且由于存在大电流取样电阻，不仅占用较大电路面积、增加成本，而且该电阻发热较多、导致电路温度升高、增加故障率。

有些过流保护电路，一旦过流保护动作后，不具备自动复位功能，需要断电后才能复位，给电路的自动控制带来不便。

另一些过流保护电路不具备自复位或过流保护后的自导通功能，需要外加复位脉冲来进行复位，这需要中央处理芯片定时输出复位脉冲进行触发复位来完成，使电路较为复杂、对于一些大功率器件场合，dsp处理芯片的抗电磁干扰性、抗电压波动、温度稳定性十分有限；或者需要另行设置振荡电路来进行过流保护后的复位，这些无疑都是较为复杂的电路，元件数目较多、电路面积增大、可靠性降低、成本提高。

因此，非常需要电路设计较为简单、过流保护动作及时、具有高可靠性的功率控制电路，构成各种工业控制、民用、汽车电子控制、航空、水运、医疗等多领域所需的具有更加安全灵敏的过流保护功能的电驱动电路，以克服上述缺陷，使保护电路更为安全可靠。

技术实现要素：

本发明的目的，是设计一种过流检测灵敏、过流保护动作迅速、电路较为简单、成本较低、且不需要在干路中串联取样电阻元件、能够在过流保护后自导通的过流保护电路。本发明的设计思路是：直接检测功率管饱和压降，当发生过流时通过电路正反馈迅速使功率管截止，从而使其受到保护，经过延时后，电路自恢复为功率管导通(即“自导通”)的正常状态，如果过流消失，则继续使功率管正常导通，如果仍然过流，则使功率管截止，因为电路需要简单化，因此需要尽量少用电子元件，采用仅仅四个包含晶体放大元件的电子单元，构成了该精简设计；不仅节省元件和节省空间，而且创造性地设计出利用少数元件通过之间信号交互反馈、相互制约过程实现各个晶体元件之间的信号反馈、状态转换，使功率控制、过流检测、反馈电路、过流保护、延迟自复位相互融合、自成系统，无需单独设置取样功率电阻及单独的过流保护电路，而且还是直接采样功率管饱和压降的方法，这样以简单电路实现了复杂电路才能完成的功能，并且其系统性、响应性、可靠性、成本优势均明显优于复杂电路，大大提高了控制电路的安全可靠性。

本发明所采用的技术方案是：

依据本发明的第一方面，提供了第一种四晶体模块互馈式自导通型过流保护驱动电路，其特殊之处在于包括：第一、二、三、四晶体模块、反馈模块和延时模块，其中，

所述第一、二、三晶体模块各具有输入端、输出端和公共端，所述第一晶体模块还具有电源端，

所述第四晶体模块具有输入端、第二端和第三端，

所述反馈模块包括输入端和输出端，

所述延时模块包括输入端和输出端，延时模块内采用rc延时电路；

所述第一晶体模块的输出端和所述第二晶体模块输入端连接，所述第一晶体模块的公共端接地(即电源负极)，所述第一晶体模块的电源端连接电源正极，

所述第二晶体模块的公共端接地，所述第二晶体模块的输出端与所述第四晶体模块的第三端、所述第三晶体模块的输入端同时连接，

所述第三晶体模块的公共端与电源正极连接，所述第三晶体模块的输出端与所述延时模块的输入端连接，

所述延时模块的输出端与所述第四晶体模块的输入端连接，

所述第四晶体模块的第二端与所述反馈模块的输入端连接，所述反馈模块的输出端与所述第一晶体模块的输入端连接；

所述第一、二、三晶体模块均为包括半导体放大元件的电路单元，所述第四晶体模块为包括半导体放大元件的电路单元或为双二极管(所述双二极管的公共阳极作为所述第四晶体模块是输入端，另两端分别为第二端和第三端)；

所述第一晶体模块的输入端(in)输入控制信号时，在所述第二晶体模块输出端(out)获得输出控制信号，用于控制外部负载；

在所述第二晶体模块导通时，当发生第二晶体模块过流，通过所述第四晶体模块和所述反馈模块使所述第一晶体模块导通从而使所述第二晶体模块截止并自锁于该状态用于保护所述第二晶体模块，再经过延时模块延时后，通过所述第四晶体模块、反馈模块使所述第一晶体模块截止进而使所述第二晶体模块导通，使所述第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

优选地，本发明还提供了属于第一种四晶体模块互馈式自导通型过流保护驱动电路的电路结构，其特殊之处在于包括：第一晶体模块1、第二晶体模块2、第三晶体模块3、第四晶体模块4、延时模块5和反馈模块6，其中，

所述第一晶体模块1包括三极管q1和电阻r1，所述三极管q1基极作为所述第一晶体模块输入端，所述三极管q1的发射极作为所述第一晶体模块的公共端接地e，所述三极管q1的集电极和电阻r1一端连接作为所述第一晶体模块输出端，电阻r1另一端作为电源端连接电源正极b+；

所述第二晶体模块2包括场效应功率管q2，功率管q2源极作为公共端接地、栅极作为输入端和三极管q1的集电极连接，漏极作为整个电路的控制端(即输出端)，用于控制外部负载；

所述第三晶体模块3包括三极管q3和电阻r3，所述三极管q3的发射极作为所述第三晶体模块的公共端连接电源正极b+，所述三极管q3的基极通过电阻r3和场效应功率管q2的漏极连接作为所述第三晶体模块3输入端，所述三极管q3的集电极作为第三晶体模块的输出端；

所述第四晶体模块4包括三极管q4，其基极为输入端，所述三极管q4的发射极作为第二端与所述反馈模块6连接，所述三极管q4集电极作为第三端与所述场效应功率管q2漏极连接，

所述反馈模块6包括电阻r6，电阻r6一端作为输入端与所述三极管q4的发射极连接，所述电阻r6另一端作为输出端与所述三极管q1基极连接；

所述延时模块5包括电容c1和电阻r5，所述电容c1一端接地，电容c1另一端和电阻r5连接作为所述延时模块输入端和所述三极管q3集电极连接，所述电阻r5另一端作为所述延时模块输出端和所述三极管q4基极连接；

所述第一晶体模块的输入端(in)输入控制信号时，在所述第二晶体模块输出端(out)获得输出控制信号，用于控制外部负载；

在所述第二晶体模块导通时，当发生第二晶体模块过流，通过所述第四晶体模块和所述反馈模块使所述第一晶体模块导通从而使所述第二晶体模块截止并自锁于该状态用于保护所述第二晶体模块，再经过延时模块延时后，通过所述第四晶体模块使所述第一晶体模块截止进而使所述第二晶体模块导通，使所述第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

依据本发明的第二方面，提供了第二种四晶体模块互馈式自导通型过流保护驱动电路，其特殊之处在于包括：第一、二、三、四晶体模块、反馈模块和延时模块，其中，

所述第一、二、三晶体模块各具有输入端、输出端和公共端，所述第一晶体模块还具有电源端，

所述第四晶体模块具有输入端、第二端和第三端，

所述反馈模块包括输入端和输出端，

所述延时模块包括输入端和输出端，延时模块内采用rc延时电路；

所述第一晶体模块的输出端和所述第二晶体模块输入端连接，所述第一晶体模块的公共端与所述第四晶体模块的第三端连接，所述第一晶体模块的电源端连接电源正极，

所述第二晶体模块的公共端接地，所述第二晶体模块的输出端与所述第三晶体模块的输入端连接，

所述第三晶体模块的公共端与电源正极连接，所述第三晶体模块的输出端与所述延时模块的输入端连接，

所述延时模块的输出端与所述第四晶体模块的输入端连接，

所述第四晶体模块的第二端接地(即电源负极)，

所述反馈模块的输入端和所述第二晶体模块的输出端连接，所述反馈模块的输出端与所述第一晶体模块的输入端连接；

所述第一、二、三、四晶体模块均为包括半导体放大元件的电路单元；

所述第一晶体模块的输入端(in)输入控制信号时，在所述第二晶体模块输出端(out)获得输出控制信号，用于控制外部负载；

在所述第二晶体模块导通时，当发生第二晶体模块过流，通过所述第四晶体模块和所述反馈模块使所述第一晶体模块导通从而使所述第二晶体模块截止并自锁于该状态用于保护所述第二晶体模块，再经过延时模块延时后，通过所述第四晶体模块使所述第一晶体模块截止进而使所述第二晶体模块导通，使所述第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

优选地，本发明还提供了属于第二种四晶体模块互馈式自导通型过流保护驱动电路的电路结构，其特殊之处在于包括：第一晶体模块11、第二晶体模块12、第三晶体模块13、第四晶体模块14、延时模块15和反馈模块16，其中，

所述第一晶体模块11包括三极管q11和电阻r11，所述三极管q11基极作为第一晶体模块输入端，所述三极管q11的发射极作为所述第一晶体模块的公共端与所述第四晶体模块第三端连接，所述三极管q11的集电极和电阻r11一端连接作为所述第一晶体模块输出端，所述电阻r11另一端作为电源端连接电源正极b+；

所述第二晶体模块12包括场效应功率管q12，其源极作为公共端接地e、栅极作为输入端和三极管q11的集电极连接，漏极作为整个电路的控制端(即输出端)，用于控制外部负载；

所述第三晶体模块13包括三极管q13和电阻r13，所述三极管q13的发射极作为第三晶体模块的公共端连接电源正极b+，所述三极管q13的基极通过电阻r13和场效应功率管q12的漏极连接作为所述第三晶体模块13输入端，所述三极管q13的集电极作为所述第三晶体模块的输出端；

所述第四晶体模块14包括三极管q14，三极管q14基极为输入端，所述三极管q14的发射极作为第二端接地，其集电极作为第三端与所述三极管q11发射极连接，

所述反馈模块16包括电阻r16，其一端作为输入端与功率管q12的漏极连接，所述电阻r16另一端作为输出端与所述三极管q11基极连接；

所述延时模块15包括电容c11和电阻r15，所述电容c11一端接地，其另一端和电阻r15连接作为延时模块输入端和三极管q13集电极连接，所述电阻r15另一端作为所述延时模块输出端和所述三极管q14基极连接；

所述第一晶体模块的输入端(in)输入控制信号时，在所述第二晶体模块输出端(out)获得输出控制信号，用于控制外部负载；

在所述第二晶体模块导通时，当发生所述第二晶体模块过流，通过所述第四晶体模块和所述反馈模块使所述第一晶体模块导通从而使所述第二晶体模块截止并自锁于该状态用于保护所述第二晶体模块，再经过所述延时模块延时后，通过所述第四晶体模块使所述第一晶体模块截止进而使所述第二晶体模块导通，使所述第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

依据本发明的第三方面，提供了第三种四晶体模块互馈式自导通型过流保护驱动电路，其特殊之处在于包括，第一、二、三、四晶体模块、反馈模块和延时模块，其中，

所述第一、二、三晶体模块各具有输入端、输出端和公共端，所述第一晶体模块还具有电源端，

所述第四晶体模块具有输入端、第二端和第三端，

所述反馈模块包括输入端和输出端，

所述延时模块包括输入端和输出端，延时模块内采用rc延时电路；

所述第一晶体模块的输出端和所述第二晶体模块输入端连接，所述第一晶体模块的公共端接地(即电源负极)，所述第一晶体模块的电源端连接电源正极，

所述第二晶体模块的公共端接地，所述第二晶体模块的输出端与所述第三晶体模块的输入端连接，

所述第三晶体模块的公共端与电源正极连接，所述第三晶体模块的输出端与所述延时模块的输入端连接，

所述延时模块的输出端与所述第四晶体模块的输入端连接，

所述第四晶体模块的第二端接地，所述第四晶体模块的第三端与所述第一晶体模块的输入端连接，

所述反馈模块的输入端和所述第二晶体模块的输出端连接，所述反馈模块的输出端与所述第一晶体模块的输入端连接；

所述第一、二、三、四晶体模块均为包括半导体放大元件的电路单元；

所述第一晶体模块的输入端(in)输入控制信号时，在所述第二晶体模块输出端(out)获得输出控制信号，用于控制外部负载；

在所述第二晶体模块导通时，当发生第二晶体模块过流，通过所述第四晶体模块和所述反馈模块使所述第一晶体模块导通从而使所述第二晶体模块截止并自锁于该状态用于保护所述第二晶体模块，再经过延时模块延时后，通过所述第四晶体模块使所述第一晶体模块截止进而使所述第二晶体模块导通，使所述第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

优选地，本发明还提供了属于第三种四晶体模块互馈式自导通型过流保护驱动电路的电路结构，其特殊之处在于包括：第一晶体模块21、第二晶体模块22、第三晶体模块23、第四晶体模块24、反馈模块26和延时模块25，其中，

所述第一晶体模块21包括三极管q21和电阻r21，所述三极管q21基极作为所述第一晶体模块输入端，所述三极管q21的发射极作为所述第一晶体模块的公共端接地e，

所述三极管q21的集电极和电阻r21一端连接作为所述第一晶体模块输出端，所述电阻r21另一端作为电源端连接电源正极b+；

所述第二晶体模块22包括场效应功率管q22，功率管q22源极作为公共端接地、栅极作为输入端和三极管q21的集电极连接，漏极作为整个电路的控制端(即输出端)，用于控制外部负载；

所述第三晶体模块23包括三极管q23和电阻r23，所述三极管q23的发射极作为所述第三晶体模块的公共端连接电源正极b+，所述三极管q23的基极通过电阻r23和场效应功率管q22的漏极连接作为所述第三晶体模块23输入端，所述三极管q23的集电极作为所述第三晶体模块的输出端；

所述第四晶体模块24包括三极管q24，三极管q24基极为输入端，三极管q24的集电极作为第二端接地，三极管q24发射极作为第三端与三极管q21基极连接，

所述反馈模块26包括电阻r26，电阻r26一端作为输入端与功率管q22的漏极连接，电阻r6另一端作为输出端与三极管q21基极连接；

所述延时模块25包括电容c21和电阻r24、r25，所述电容c21一端接地，电容c21另一端和电阻r25连接作为延时模块输入端和三极管q23集电极连接，所述电阻r25另一端作为延时模块输出端和所述三极管q24基极连接，所述电阻r24与电容c21并联；

所述第一晶体模块的输入端(in)输入控制信号时，在所述第二晶体模块输出端(out)获得输出控制信号，用于控制外部负载；

在所述第二晶体模块导通时，当发生第二晶体模块过流，通过所述第四晶体模块和所述反馈模块使所述第一晶体模块导通从而使所述第二晶体模块截止并自锁于该状态用于保护所述第二晶体模块，再经过延时模块延时后，通过所述第四晶体模块使所述第一晶体模块截止进而使所述第二晶体模块导通，使所述第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

依据本发明的第四方面，提供了第四种四晶体模块互馈式自导通型过流保护驱动电路，其特殊之处在于包括，第一、二、三、四晶体模块、反馈模块和延时模块，其中，

所述第一、二、三晶体模块各具有输入端、输出端和公共端，所述第四晶体模块具有输入端、第二端、第三端和电源端，

所述反馈模块包括输入端和输出端，

所述延时模块包括输入端和输出端，延时模块内采用rc延时电路；

所述第一晶体模块的输出端和所述第四晶体模块第二端连接，所述第一晶体模块的公共端接地(即电源负极)，

所述第二晶体模块的公共端接地，所述第二晶体模块的输入端与所述第四晶体模块的第三端连接、所述第二晶体模块的输出端与第三晶体模块的输入端连接，

所述第三晶体模块的公共端与电源正极连接，所述第三晶体模块的输出端与所述延时模块的输入端连接，

所述延时模块的输出端与所述第四晶体模块的输入端连接，

所述第四晶体模块的电源端连接电源正极，

所述反馈模块的输入端和所述第二晶体模块的输出端连接，所述反馈模块的输出端与所述第一晶体模块的输入端连接；

所述第一、二、三、四晶体模块均为包括半导体放大元件的电路单元；

所述第一晶体模块的输入端(in)输入控制信号时，在所述第二晶体模块输出端(out)获得输出控制信号，用于控制外部负载；

在所述第二晶体模块导通时，当发生第二晶体模块过流，通过所述反馈模块使所述第一晶体模块导通、并通过所述第四晶体模块使所述第二晶体模块截止且自锁于该状态用于保护所述第二晶体模块，再经过延时模块延时后，通过所述第四晶体模块使所述第二晶体模块导通，使所述第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

优选地，本发明还提供了属于第四种四晶体模块互馈式自导通型过流保护驱动电路的电路结构，其特殊之处在于包括：第一晶体模块31、第二晶体模块32、第三晶体模块33、第四晶体模块34、延时模块35和反馈模块36，其中，

所述第一晶体模块31包括三极管q31，所述三极管q31基极作为所述第一晶体模块输入端，所述三极管q31的发射极作为所述第一晶体模块的公共端接地，所述三极管q31的集电极作为所述第一晶体模块输出端；

所述第二晶体模块32包括场效应功率管q32，功率管q32源极作为公共端接地、栅极作为输入端和所述第四晶体模块34的第三端连接，漏极作为整个电路的控制端(即输出端)，用于控制外部负载；

所述第三晶体模块33包括三极管q33和电阻r33，所述三极管q33的发射极作为所述第三晶体模块的公共端连接电源正极b+，所述三极管q33的基极通过电阻r33和场效应功率管q32的漏极连接作为所述第三晶体模块33输入端，所述三极管q33的集电极作为第三晶体模块的输出端；

所述第四晶体模块34包括三极管q34和电阻r31，所述三极管q34基极为输入端，所述三极管q34的发射极作为第二端与所述三极管q31的集电极连接，所述电阻r31一端与所述三极管q34集电极连接、所述电阻r31另一端作为电源端连接电源正极，所述三极管q34集电极作为第四晶体模块34的第三端，

所述反馈模块36包括电阻r36，所述电阻r36一端作为输入端与所述场效应功率管q32漏极连接，所述电阻r36另一端作为输出端与所述三极管q31基极连接；

所述延时模块35包括电容c31和电阻r35，所述电容c31一端接地，所述电容c31另一端和所述电阻r35连接作为所述延时模块输入端和所述三极管q33集电极连接，所述电阻r35另一端作为所述延时模块输出端和所述三极管q34基极连接；

在所述第二晶体模块导通时，当发生第二晶体模块过流，通过所述反馈模块使所述第一晶体模块导通、并通过所述第四晶体模块使所述第二晶体模块截止且自锁于该状态用于保护所述第二晶体模块，再经过延时模块延时后，通过所述第四晶体模块使所述第二晶体模块导通，使所述第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

本发明的有益效果是，直接检测功率管饱和压降使过流检测灵敏、过流保护动作迅速、电路较为简单、成本较低、且不需要在干路中串联取样电阻元件的过流保护电路、具有自导通功能，大大提供了电路运行的可靠性，应用前景广阔。

附图说明

图1是本发明实施方式提供的第一种四晶体模块互馈式自导通型过流保护驱动电路框图；

图2是本发明实施方式提供的第一种四晶体模块互馈式自导通型过流保护驱动电路电路结构示意图；

图3是图2所示实施例的电路波形图，波形图的符号说明：

vin:电路控制信号输入端in点的电压，

vinoc:输入端in在外部前级电路的集电极开路(高阻态)时的电压(oc门电路)，

vinh:输入端in信号高电平，

vc1+:电容c1正极电压，

vcl:电容c1正极放电后的电压，

vch:电容c1正极冲电后的电压，

out端电压/vq2d:电路输出端即功率管q2漏极电压，

vds1:某一正常工作电流下功率管q2漏极对源极的饱和压降，

vds2：功率管q2过流时漏极对源极的饱和压降允许的最大值，

vds3：功率管q2截止时漏极被外部负载拉高的电压(近似等于电源电压b+)，

vds4：功率管q2截止时漏极被外部感性负载自感电动势拉高的电压峰值，

ids：功率管q2漏极电流，

ids-over：功率管q2过流时漏极电流允许的最大值(过流电流保护起控点)，

ids-norm：功率管q2正常工作电流，

t0:坐标系时间轴计时起点，

t1:in端输入的第一个(令功率管q2截止的)控制脉冲上升沿时刻，

t2:in端输入的控制脉冲下降沿时刻，

t3:电容c1放电结束时刻，

t4:电路自复位后电容c1被重新充电结束时刻，

t5:in端输入的第二个(令功率管q2截止的)控制脉冲上升沿时刻，

t6:第一次功率管q2过流起始时刻，

t7:第一次过流保护起控后功率管彻底截止时刻，

t8:电路自延时复位后第二次功率管q2过流起始时刻，

t9:第二次过流保护起控后功率管彻底截止时刻，

t10:in端输入的(令功率管q2截止的)宽脉冲上升沿时刻，

t11:电容c1正极电压放电至略高于in端输入的宽脉冲高电平电压的放电结束时刻；

图4是本发明实施方式提供的第二种四晶体模块互馈式自导通型过流保护驱动电路框图；

图5是本发明实施方式提供的第二种四晶体模块互馈式自导通型过流保护驱动电路电路结构示意图；

图6是本发明实施方式提供的第三种四晶体模块互馈式自导通型过流保护驱动电路框图；

图7是本发明实施方式提供的第三种四晶体模块互馈式自导通型过流保护驱动电路电路结构示意图；

图8是本发明实施方式提供的第四种四晶体模块互馈式自导通型过流保护驱动电路框图；

图9是本发明实施方式提供的第四种四晶体模块互馈式自导通型过流保护驱动电路电路结构示意图。

具体实施方式

第一方面，本发明实施方式提供的第一种四晶体模块互馈式自导通型过流保护驱动电路。

实施例1

如图1所示，是本发明实施方式提供的第一种四晶体模块互馈式自导通型过流保护驱动电路框图。

1、电路结构包括，第一晶体模块1、第二晶体模块2、第三晶体模块3、第四晶体模块4、反馈模块6和延时模块5，其中：

第一晶体模块1、第二晶体模块2、第三晶体模块3各具有输入端、输出端和公共端，第一晶体模块还具有电源端，

第四晶体模块4具有输入端、第二端和第三端，

反馈模块6包括输入端和输出端，

延时模块5包括输入端和输出端，延时模块内采用rc延时电路；

第一、二、三晶体模块均为包括半导体放大元件的电路单元。

三个晶体模块均具有电流或电压的放大作用，即在其输入端输入较弱的电压信号或较弱的电流信号时，在其相应的输出端获得较强的输出信号。

第一晶体模块1的输出端和第二晶体模块输入端连接，第一晶体模块1的公共端接地(即电源负极e)，第一晶体模块1的电源端连接电源正极，

第二晶体模块2的公共端接地，第二晶体模块2的输出端与第四晶体模块4的第三端、第三晶体模块3的输入端同时连接，

第三晶体模块3的公共端与电源正极连接，第三晶体模块3的输出端与延时模块5的输入端连接，

延时模块5的输出端与第四晶体模块4的输入端连接，

第四晶体模块4的第二端与反馈模块6的输入端连接，反馈模块6的输出端与第一晶体模块1的输入端连接；

第四晶体模块为包括半导体放大元件的电路单元或为双二极管(所述双二极管的公共阳极作为所述第四晶体模块的输入端，另外的两个阴极分别为第二端和第三端)。

2、电路工作过程阐述：

第一晶体模块的输入端(in)输入控制信号时，在第二晶体模块(内含功率晶体管)的输出端(out)获得输出控制信号，用于控制外部负载。

①功率管导通控制：

在第一晶体模块输入端输入一个较弱的电压或电流信号(当第一晶体模块采用场效应管时需要输入电压信号、当第一晶体模块采用双极型三极管时需要输入电流信号)时，第一晶体模块的输出端输出一个较强的电压信号或电流信号(当第二晶体模块采用场效应管时需要输入电压信号、当第二晶体模块采用双极型三极管时需要输入电流信号)，来驱动第二晶体模块内的功率管，当功率管导通时，接通连接于第二晶体模块(的功率管)输出端和电源正极b+之间的外部负载电流(或电压)，同时第二晶体模块的输出端低电压(即：输出端对地电压)，该低电压给第三晶体模块输入，使第三晶体模块导通，第三晶体模块输出端输出高电压，该高电压经过延时模块为第四晶体模块输入端提供信号。

当第四晶体模块采用三极管时：该信号允许第四晶体模块的第三端对第二端之间导通(但条件是第四晶体模块发射极正偏、集电结反偏)，但由于第二晶体模块处于饱和导通状态，其输出端饱和压降很低，通过第四晶体模块的输入端和第三端之间的集电结正偏而导通，且第二晶体模块的功率管饱和压降低于第一晶体模块输入端导通阈值电压，使第四晶体模块输入端和第二端之间的发射结不能导通，反馈模块6的输入端无电压，使反馈模块6输出端无输出电压以至于不足以触发第一晶体模块1导通，可以通过在反馈模块中串接稳压管的方法调整使第一晶体模块导通的触发阈值。即：

第一晶体模块1截止→第二晶体模块2导通(输出低电位)→第三晶体模块3导通→延时模块5→第四晶体模块(允许集电极对发射极导通、但其集电极正偏使其无输出电压)→反馈模块6→第一晶体模块1截止，该状态为稳定状态。

当第四晶体模块采用双二极管时，双二极管的公共阳极作为第四晶体模块的输入端，与上述类似地：由于第二晶体模块处于饱和导通状态，其输出端饱和压降很低，通过第四晶体模块的输入端和第三端之间的pn结正偏而导通，且第二晶体模块的功率管饱和压降低于第一晶体模块输入端导通阈值电压，使第四晶体模块输入端和第二端之间的pn结不能导通，反馈模块6的输入端无电压，使反馈模块6输出端无输出电压以至于不足以触发第一晶体模块1导通，还可以通过在反馈模块中串接稳压管的方法调整第一晶体模块导通的触发阈值。

上述稳定状态的控制信号逻辑为：输入端in信号为低电平时功率管导通，为了便于叙述，这里把该逻辑称为“第一控制逻辑”。

当然，对于电子电路来说，可以通过反相设计，将第一晶体模块设计为输出端和输入端相位同相的逻辑关系(即：同门)、同时将第四晶体模块反相输出或将第三晶体模块反相输出，同样可以得到上述控制效果，亦即：将设定的控制信号逻辑改为：输入端in信号为高电平时功率管导通，把该逻辑称为“第二控制逻辑”。这里所命名的第一和第二控制逻辑，仅是为了便于叙述、也为了说明只要合理配置不同电位的逻辑电平，完全可以沿着本发明的技术方案体现的发明思路，通过变换各个晶体模块的输入输出逻辑(即：将相关同门逻辑改为非门逻辑)关系而衍生多种形式的电路结构。本说明书的以下部分，均以所述“第一控制逻辑”来阐述。

②功率管截止控制：

当输入端in信号为高电平时，第一晶体模块1导通→第二晶体模块2截止(输出高电位)→第三晶体模块3截止→延时模块5(延时输出)→第四晶体模块允许导通(输出高电位)→反馈模块6→第一晶体模块1导通，该状态为暂稳状态。

③功率管延时截止和自复位导通控制：

a、上述②的过程，只要在in端输入高电平，即可令功率管截止，在in端高电平持续期间，第一晶体模块1导通→第二晶体模块2截止→第二晶体模块2输出端由负载拉高其电位。

b、在in端高电平过后，令前级电路对in端的输出为高阻态，由于在此之前，延时模块5(延时输出)输出的信号使第四晶体模块允许导通(允许输出高电位，高电位信号来自延时模块或第二晶体模块2输出端)，该高电位经反馈模块6仍然使第一晶体模块1导通→第二晶体模块2截止，只要延时没有结束，第二晶体模块2就一直截止并在延时期内锁止于此状态。

c、当延时模块5的延时结束，其输出的信号使第四晶体模块截止(输出低电位或无输出电压)，经反馈模块6使第一晶体模块1恢复截止→第二晶体模块2恢复导通，而后：第二晶体模块2导通(输出低电位)→第三晶体模块3导通→延时模块5→第四晶体模块允许导通(输出低电位)→反馈模块6→第一晶体模块1截止，该状态为稳定状态，这就是“四晶体模块互馈式自导通型过流保护驱动电路”的自复位导通控制过程。

延时时间取决于延时模块内的阻容时间参数，可以根据功率管导通时间参数、电路工作频率、in端输入脉冲频率、功率管电流参数、过流阈值的设定参数、温升情况、电路结构等确定并优化该时间参数，使过流保护处于最为合理的延时时间和自复位频率范围。

④功率管过流截止控制(即过流保护控制)：

在第二晶体模块导通时，当发生第二晶体模块过流，其输出端电位高于第一晶体模块输入端触发阈值电压，通过第四晶体模块和反馈模块使第一晶体模块导通从而使第二晶体模块截止并自锁于该状态，第二晶体模块受到保护。

再经过延时模块延时后，通过第四晶体模块、反馈模块使第一晶体模块截止进而使第二晶体模块导通。

如果过流故障消除，则第二晶体模块处于持续正常导通状态，等待第一晶体模块输入端的控制信号，如果仍然过流，第二晶体模块输出端的过高的饱和压降会通过第四晶体模块和反馈模块再次触发第一晶体模块导通、令第二晶体模块截止，只要短路或过流故障不解除，每经历一次延时模块的延时期，这样的“试探性导通”就会重复一次，如次循环往复。

可以根据电路应用场合将试探性导通的占空比及脉冲宽度合理减小，如将“试探性导通”占空比设定为1％或以下，脉冲宽度应结合功率管频率特性及电路工作频率，在确保功率管可靠触发导通前提下减小短路脉冲宽度，如设定为0.1微秒或以下，可以使功率管在长期短路过流状态下温升极低、更为安全。

这样，第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

3、该电路的实质是：

第一晶体模块1、第二晶体模块2和反馈模块6组成一个含有正反馈网络的信号环路：即“功率型触发器”，且该触发器同时具备过流保护的检测与控制功能，此为“实时状态的空间反馈”，实时状态控制有利于提高功率管对in输入端截止信号的实时相应，还特别有利于对功率管过流时“饱和压降”的实时监视，有利于对功率管的保护，即刚刚出现饱和压降升高，即通过“功率型触发器”的正反馈作用加强了电路响应，缩短动作时间，使对功率管的过流保护是“未损先保”，这是该电路的核心优势之一，比保护动作来的及时。而传统干路电流检测法，保护动作滞后，对功率管来说已是“已损才保”。

第三晶体模块3、延时模块5和第四晶体模块4组成另一个信号环路：即(对负载电流或功率管电流的)状态识别和延时及对“功率型触发器”的延时截止的允许和功率管导通自复位功能；此为“延时状态的时间反馈”，延时控制有利于减少过流对功率管晶片的冲击，降低功率管温升。

前述的“实时状态的空间反馈”的正反馈网络的信号环路和“延时状态的时间反馈”的信号环路，是以“第一晶体模块1、第二晶体模块2、第三晶体模块3、第四晶体模块4、反馈模块6和延时模块5”为架构特征，通过巧妙创新设计的两个信号环路，使关联模块之间通过时间与空间维度的交互信号反馈，实现以较少的结构特征实现较多的功能特征，在电路模块、电路元件数目较少的条件下，实现脉冲或电平控制功率器件、过流电压取样、过流保护、延时截止、自动导通复位、电路高可靠性的多方面功能的合一。

实施例2

如图2所示，是本发明实施方式提供的第一种四晶体模块互馈式自导通型过流保护驱动电路的电路结构示意图。

1、电路结构包括：第一晶体模块1、第二晶体模块2、第三晶体模块3、第四晶体模块4、延时模块5和反馈模块6，其中，

第一晶体模块1包括三极管q1和电阻r1，三极管q1基极作为第一晶体模块输入端，三极管q1的发射极作为第一晶体模块的公共端接地e，三极管q1的集电极和电阻r1一端连接作为第一晶体模块输出端，电阻r1另一端作为电源端连接电源正极b+；

第二晶体模块2包括场效应功率管q2，其源极作为公共端接地、栅极作为输入端和三极管q1的集电极连接，漏极作为整个电路的控制端(即输出端)，用于控制外部负载；

第三晶体模块3包括三极管q3和电阻r3，三极管q3的发射极作为第三晶体模块的公共端连接电源正极b+，三极管q3的基极通过电阻r3和场效应功率管q2的漏极连接作为第三晶体模块3输入端，三极管q3的集电极作为第三晶体模块的输出端；

第四晶体模块4包括三极管q4，其基极为输入端，三极管q4的发射极作为第二端与反馈模块连接，其集电极作为第三端与场效应功率管q2漏极连接，

反馈模块6包括电阻r6，其一端作为输入端与三极管q4的发射极连接，电阻r6另一端作为输出端与三极管q1基极连接；

延时模块5包括电容c1和电阻r5，电容c1一端接地，其另一端和电阻r5连接作为延时模块输入端和三极管q3集电极连接，电阻r5另一端作为延时模块输出端和三极管q4基极连接。

众所周知，第一、二、三晶体模块内的晶体管具有电流或电压放大作用，即在其输入端输入较弱的电压信号或较弱的电流信号时，在其相应的输出端获得较强的输出信号。第四晶体模块可以采用三极管或双二极管，当采用双二极管时，双二极管的公共阳极作为第四晶体模块的输入端，与上述类似地：由于第二晶体模块处于饱和导通状态，其输出端饱和压降很低，通过第四晶体模块的输入端和第三端之间的pn结正偏而导通，且第二晶体模块的功率管饱和压降低于第一晶体模块输入端导通阈值电压，使第四晶体模块输入端和第二端之间的pn结不能导通，反馈模块6的输入端无电压，使反馈模块6输出端无输出电压以至于不足以触发第一晶体模块1导通，还可以通过在反馈模块中串接稳压管的方法调整第一晶体模块导通的触发阈值。

易于理解的是，可以根据本实施例图2的电路结构，在三极管q1的发射极反向并联保护二极管，用于保护三极管q1的发射极，防止被in端输入端的负脉冲击穿损坏；电阻r1还可以用很恒流源替代，还可以在功率管q2的栅极-源极之间并接稳压二极管用于保护其栅源极间不会被过高电压损坏，三极管q3、q4也可以在其极间连接消噪电容，以抗干扰提高电路工作稳定性，电阻r5、r6也可以采用恒流源替代。因此，电路可以有多种结构形式。

2、电路工作过程阐述：如图2和图3所示，在电路的输入端in外部的前级电路有两种输出状态，即对地开路的高阻态(如图3中的t0～t1段、t2～t5段等)和高电平状态(如t1～t2、t10～t11等)。

①功率管导通控制：

当前级输出为高阻态时，在电路刚上电时，

a、若功率管q2处于导通状态：由于功率管q2的导通，使晶体管q3产生基级电流：电源正极b+→q3发射极→q3基极→r3→q2漏极→q2源极→地(电源负极)，使晶体管q3导通：b+→q3发射极→q3集电极→c1充电，同时b+→q3发射极→q3集电极→r5→q4基极→q4集电极→q2漏极→q2源极→地(电源负极)，由于一般场效应管的饱和压降(0.1～0.5v)低于普通三极管的发射结导通阈值(0.6～0.7v)，所以三极管q4的发射结和三极管q1的发射结均不导通，电阻r6上无电流流过，三极管q1截止，功率管q2通过电阻r1获得栅极电压，功率管q2导通，因此这种状态是稳态。

b、若功率管q2处于截止状态：在电容c1可以通过电阻r5和q4发射结及电阻r6、三极管q1发射结放电的情况下，功率管q2漏极电压被外部负载拉高至接近电源电压，使晶体管q3产生基级电流为0：三极管q4集电结反偏、发射结正偏，三极管q4导通，使功率管q2漏极电压→q4集电极→q4发射极→r6→q1发射极→地(电源负极)，使q1导通、q2截止，在电容c1放电结束时，三极管q4截止→q1截止→q2导通，电路转为上述功率管q2导通的稳态。

②功率管截止控制：

当输入端in信号为高电平时，例如在t1时刻，三极管q1导通→q2截止(输出高电位vds3)→q3截止→延时模块5(t1时刻开始：c1充电回路被q3切断、c1开始放电)，放电路径：

c1上端(+)→r5→q4发射结→r6→q1基极(与输入端in信号的高电平混合输入给三极管q1基极)→地，c1上端(+)电压由vch开始下降，使q1继续导通，q2截止，

此时即使输入的in信号由高电平变为低电平高阻态，只要上述电容c1的放电未结束，q1继续导通，q2仍然截止，此段过程如图3的t1～t3时段。

③功率管延时截止和自复位导通控制：

a、上述②的过程，只要在in端输入高电平，即可令功率管截止，在in端高电平持续期间，三极管q1导通，在电容c1放电期间，功率管q2截止。

b、上述②的过程，在in端输入较窄的高电平脉冲，即可令功率管截止，在in端高电平持续期间，三极管q1导通→功率管q2截止。在in端高电平过后的t2时刻开始，前级电路对in端的输出为高阻态，由于在此之前，延时模块5(延时输出)输出的信号使第四晶体模块允许导通(输出高电位)，该高电位经反馈模块6仍然使第一晶体模块1导通→第二晶体模块的q2截止，只要延时没有结束，第二晶体模块的q2就一直截止。

c、当电容c1放电结束，在t3时刻，即延时模块5的延时结束，三极管q4截止(输出低电位)→反馈电阻r6电流消失→q1截止→q2恢复导通，而后：第二晶体模块的q2导通(输出低电位)→第三晶体模块的q3导通→延时模块5(为c1充电并经电阻r5)→第四晶体模块(发射结和集电结均为正偏，但集电结压降低于发射结压降，且集电极电位为功率管q2所拉低，故发射结无电流，只等待集电极反偏时才允许q4导通→反馈电阻r6→q1截止，该状态为稳定状态，这就是“四晶体模块互馈式自导通型过流保护驱动电路”的自复位导通控制过程，t1～t3时段为自复位延时时间，图3所示的波形中，in端输入的高电平脉宽小于t1～t3时段的自复位延时时间，而对于其他设计需求，可以使in端输入的高电平脉宽大于自复位延时时间。

延时时间取决于延时模块内的阻容时间参数，可以根据功率管导通时间参数、电路工作频率、in端输入脉冲频率、功率管电流参数、过流阈值的设定参数、温升情况、电路结构等确定并优化该时间参数，使过流保护处于最为合理的延时时间和自复位频率范围。

需要说明的是，本领域技术人员较容易理解，上述的延时模块5的电容c1的接地端可以改接为与电源正极连接，同样保证电路功能的实现：

这样即转化为电容c1与三极管q3并联连连接，当三极管q3截止时，原来靠电容器c1经过电阻r5放电为三极管q4提供基极延时接续电流，放电结束则延时结束使三极管q4截止、功率管q2开始恢复导通，进而使三极管q3导通又为电容c1充电；现在的情况是，当三极管q3截止时，电源正极对电容器c1的充电电流流经电阻r5为三极管q4提供基极延时接续电流，充电结束则延时结束使三极管q4截止、功率管q2开始恢复导通，进而使三极管q3导通使电容c1放电；两种接法不同，电容c1充放电相位恰恰相反，但对电路工作结果是一样的。附图2中仅以电容器c1一端接地为例，为简便起见，对于c1一端接电源正极的附图从略(以下的实施例同)。

④功率管过流截止控制(即过流保护控制)：

在功率管q2正常导通时，其电流在合理的安全范围，如图中的ids-norm,当发生过流，如由于负载短路等原因导致功率管过流，当过流超过允许值(如图3中的ids-over),功率管内阻上过高的饱和压降通过三极管q4(此时集电结反偏、发射结正偏)的导通和反馈电阻r6使三极管q1导通从而使功率管q2截止并自锁于该状态用于保护包括功率管q2的第二晶体模块，再经过延时模块延时后，通过第四晶体模块的q4、反馈模块的电阻r6使第一晶体模块q1截止进而使第二晶体模块q2导通，如果过流故障消除，则第二晶体模块的功率管q2处于持续正常导通状态，等待第一晶体模块三极管q1基极的控制信号，如果仍然过流，功率管q2输出端的过高的饱和压降会通过第四晶体模块的q4和反馈模块的电阻r5再次触发第一晶体模块导通、令第二晶体模块截止，只要短路或过流故障不解除，每经历一次延时模块的延时期，这样的“试探性导通”就会重复一次，如次循环往复。

可以根据电路应用场合将试探性导通的占空比及脉冲宽度(图3中t6～t7或t8～t9)合理减小，如将“试探性导通”占空比设定为1％或以下，脉冲宽度应结合功率管频率特性及电路工作频率，在确保功率管可靠触发导通前提下减小短路脉冲宽度，如设定为0.1微秒或以下，可以使功率管在长期短路过流状态下温升极低、更为安全。

当在in端输入的(令功率管q2截止的)足够宽的脉冲时，如图t10以后，可以有效关断功率管q2，此后，电容c1正极电压放电至略高于in端输入的宽脉冲高电平电压，如图3的t11时刻即为电容c1放电结束时刻。

综上所述的第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

易于理解的是，当将三极管q4替换为双二极管时，双二极管的公共阳极作为第四晶体模块的输入端，两个阴极作为第二端和第三端，当发生过流时，功率管漏极电压的抬高会使来自延时模块的电阻r5输出的电压，通过反馈电阻r6使三极管q1导通从而使功率管q2截止并自锁于该状态用于保护包括功率管q2的第二晶体模块，再经过延时模块延时后，通过第四晶体模块的q4、反馈模块的电阻r6使第一晶体模块q1截止进而使第二晶体模块q2导通，其余过程与上述相同，不再赘述。

第二方面，本发明实施方式提供的第二种四晶体模块互馈式自导通型过流保护驱动电路。

实施例3

如图4所示，是本发明实施方式提供的第二种四晶体模块互馈式自导通型过流保护驱动电路框图。

1、电路结构包括：第一、二、三、四晶体模块、延时模块15和反馈模块16，其中，

第一、二、三晶体模块各具有输入端、输出端和公共端，第一晶体模块还具有电源端，

第四晶体模块14具有输入端、第二端和第三端，

反馈模块16包括输入端和输出端，

延时模块15包括输入端和输出端，延时模块内采用rc延时电路；

第一晶体模块11的输出端和第二晶体模块12输入端连接，第一晶体模块11的公共端与第四晶体模块14的第三端连接，第一晶体模块的电源端连接电源正极，

第二晶体模块12的公共端接地，第二晶体模块的输出端与第三晶体模块的输入端连接，

第三晶体模块13的公共端与电源正极连接，第三晶体模块13的输出端与延时模块15的输入端连接，

延时模块15的输出端与第四晶体模块的输入端连接，

第四晶体模块14的第二端接地e(即电源负极)，

反馈模块16的输入端和第二晶体模块的输出端连接，反馈模块16的输出端与第一晶体模块11的输入端连接；

第一、二、三、四晶体模块均为包括半导体放大元件的电路单元；

第一晶体模块11的输入端(in)输入控制信号时，在第二晶体模块12输出端(out)获得输出控制信号，用于控制外部负载；

在第二晶体模块12导通时，当发生第二晶体模块12过流，通过第四晶体模块14和反馈模块15使第一晶体模块11导通从而使第二晶体模块12截止并自锁于该状态用于保护第二晶体模块12，再经过延时模块15延时后，通过第四晶体模块14使第一晶体模块11截止进而使第二晶体模块12导通，使第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路，

2、电路工作过程阐述：

第一晶体模块的输入端(in)输入控制信号时，在第二晶体模块(内含功率晶体管)的输出端(out)获得输出控制信号，用于控制外部负载。

①功率管导通控制：

上电时，若第二晶体模块12导通(输出低电位)→第三晶体模块13导通→延时模块15→第四晶体模块14对地导通，同时：第二晶体模块12导通(输出低电位不足以触发第一晶体模块11导通)→反馈模块16→第一晶体模块11截止，该状态为稳定状态；

上电时，若第二晶体模块12截止(输出端被负载拉为高电位)→第三晶体模块13截止→延时模块15(电容充电路径被切断，假设可以放电)→第四晶体模块14对地仍导通，同时：第二晶体模块12导通(输出低电位不足以触发第一晶体模块导通)→反馈模块16→第一晶体模块11截止，该状态为暂稳状态；当延时模块15的电容放电结束→第四晶体模块14对地截止→第一晶体模块11截止→第二晶体模块12导通(输出低电位不足以触发第一晶体模块11导通)→反馈模块16→第一晶体模块11截止，电路经过暂稳态后自导通于稳态；若由于第三晶体模块13截止，电容未能储电，则第四晶体模块14对地截止也使第二晶体模块导通。

②功率管截止控制：

在第二晶体模块12导通时，当输入端in信号为高电平时，第一晶体模块11通过第四晶体模块14对地导通→第二晶体模块12截止(输出高电位)→第三晶体模块13截止→延时模块15(延时输出)→第四晶体模块继续导通，同时：第二晶体模块12截止输出高电位→反馈模块16→第一晶体模块11导通，该状态为暂稳状态。

③功率管延时截止和自复位导通控制：

a、上述②的过程，只要在in端输入高电平，即可令功率管截止，在in端高电平持续期间，第一晶体模块11导通→第二晶体模块12截止→第二晶体模块12输出端由负载拉高其电位。

b、在in端高电平过后，令前级电路对in端的输出为高阻态，由于在此之前，延时模块15(延时输出)输出的信号使第四晶体模块14导通，只要延时没有结束，第二晶体模块12就一直截止并在延时期内锁止于此状态。

c、当延时模块15的延时结束，其输出的信号使第四晶体模块截止，经反馈模块16→使第一晶体模块11对地断路→第二晶体模块12恢复导通，而后：第二晶体模块12导通(输出低电位)→第三晶体模块13导通→延时模块15→第四晶体模块14导通，同时：第二晶体模块12截止输出低电位→反馈模块16→第一晶体模块11截止，该状态为稳定状态，这就是“四晶体模块互馈式自导通型过流保护驱动电路”的自复位导通控制过程。

④功率管过流截止控制(即过流保护控制)：

在第二晶体模块导通时，当发生第二晶体模块过流，其输出端电位高于第一晶体模块输入端触发阈值电压，通过反馈模块使第一晶体模块导通再通过第四晶体模块接地，从而使第二晶体模块截止并自锁于该状态，第二晶体模块受到保护。

再经过延时模块延时后，通过第四晶体模块的截止使第二晶体模块导通。

如果过流故障消除，则第二晶体模块处于持续正常导通状态，等待第一晶体模块输入端的控制信号，如果仍然过流，第二晶体模块输出端的过高的饱和压降会通过反馈模块再次触发第一晶体模块导通、令第二晶体模块截止，只要短路或过流故障不解除，每经历一次延时模块的延时期，这样的“试探性导通”就会重复一次，如次循环往复。

可以根据电路应用场合将试探性导通的占空比及脉冲宽度合理减小，如将“试探性导通”占空比设定为1％或以下，脉冲宽度应结合功率管频率特性及电路工作频率，在确保功率管可靠触发导通前提下减小短路脉冲宽度，如设定为0.1微秒或以下，可以使功率管在长期短路过流状态下温升极低、更为安全。

这样，第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

3、与前述第一方面同样地，该电路的实质是：

第一晶体模块11、第二晶体模块12和反馈模块16组成一个含有正反馈网络的信号环路：即“功率型触发器”，且该触发器同时具备过流保护的检测与控制功能，此为“实时状态的空间反馈”，实时状态控制有利于提高功率管对in输入端截止信号的实时相应，还特别有利于对功率管过流时“饱和压降”的实时监视，有利于对功率管的保护，即刚刚出现饱和压降升高，即通过“功率型触发器”的正反馈作用加强了电路响应，缩短动作时间，使对功率管的过流保护是“未损先保”，这是该电路的核心优势之一，比保护动作来的及时。而传统干路电流检测法，保护动作滞后，对功率管来说属于“已损才保”。

第三晶体模块13、延时模块15和第四晶体模块14组成另一个信号环路：即(对负载电流或功率管电流的)状态识别和延时及对“功率型触发器”的延时截止的允许和功率管导通自复位功能；此为“延时状态的时间反馈”，延时控制有利于减少过流对功率管晶片的冲击，降低功率管温升。

前述的“实时状态的空间反馈”的正反馈网络的信号环路和“延时状态的时间反馈”的信号环路，是以“第一晶体模块11、第二晶体模块12、第三晶体模块13、第四晶体模块14、反馈模块16和延时模块15”为架构特征，通过巧妙创新设计的两个信号环路，使关联模块之间通过时间与空间维度的交互信号反馈，实现以较少的结构特征实现较多的功能特征，在电路模块、电路元件数目较少的条件下，实现脉冲或电平控制功率器件、过流电压取样、过流保护、延时截止、自动导通复位、电路高可靠性的多方面功能的合一。

实施例4

如图5所示，是本发明实施方式提供的第二种四晶体模块互馈式自导通型过流保护驱动电路的电路结构示意图。

1、电路结构包括：第一晶体模块11、第二晶体模块12、第三晶体模块13、第四晶体模块14、延时模块15和反馈模块16，其中，

第一晶体模块11包括三极管q11和电阻r11，三极管q11基极作为第一晶体模块输入端，三极管q11的发射极作为第一晶体模块的公共端与第四晶体模块第三端连接，

三极管q11的集电极和电阻r11一端连接作为第一晶体模块输出端，电阻r11另一端作为电源端连接电源正极b+；

第二晶体模块12包括场效应功率管q12，其源极作为公共端接地、栅极作为输入端和三极管q11的集电极连接，漏极作为整个电路的控制端(即输出端)，用于控制外部负载；

第三晶体模块13包括三极管q13和电阻r13，三极管q13的发射极作为第三晶体模块的公共端连接电源正极b+，三极管q13的基极通过电阻r13和场效应功率管q12的漏极连接作为第三晶体模块13输入端，三极管q13的集电极作为第三晶体模块的输出端；

第四晶体模块14包括三极管q14，其基极为输入端，三极管q14的发射极作为第二端接地，其集电极作为第三端与三极管q11发射极连接，

反馈模块16包括电阻r16，其一端作为输入端与功率管q12的漏极连接，电阻r16另一端作为输出端与三极管q11基极连接；

延时模块15包括电容c11和电阻r15，电容c11一端接地，其另一端和电阻r15连接作为延时模块输入端和三极管q13集电极连接，电阻r15另一端作为延时模块输出端和三极管q14基极连接。

众所周知，第一、二、三、四晶体模块内的晶体管具有电流或电压放大作用，即在其输入端输入较弱的电压信号或较弱的电流信号时，在其相应的输出端获得较强的输出信号。

同样易于理解的是，可以根据本实施例图5的电路结构，在三极管q11的发射极反向并联保护二极管，用于保护三极管q11的发射极，防止被in端输入端的负脉冲击穿损坏；电阻r11还可以用很恒流源替代，还可以在功率管q12的栅极-源极之间并接稳压二极管用于保护其栅源极间不会被过高电压损坏，三极管q13、q14也可以在其极间连接消噪电容，以抗干扰提高电路工作稳定性，电阻r15、r16也可以采用恒流源替代。因此，电路可以有多种结构形式。

2、电路工作过程阐述：如图5所示，在电路的输入端in外部的前级电路有两种输出状态，即对地开路的高阻态和高电平状态。

①功率管导通控制：

当前级输出为高阻态时，在电路刚上电时，

a、若功率管q12处于导通状态：由于功率管q12的导通，使晶体管q13导通，一方面为电容c11充电，另方面通过电阻r15使三极管q14导通；但由于一般场效应管的饱和压降(0.1～0.5v)低于普通三极管的发射结导通阈值(0.6～0.7v)，所以虽然三极管q14导通，但电阻r16上无电流流过，三极管q11的发射结未导通，三极管q11截止，功率管q12通过电阻r11获得栅极电压，功率管q12导通，因此这种状态是稳态。

b、若功率管q12处于截止状态：在电容c11可以通过电阻r15和q14发射结对地放电的情况下，功率管q12漏极电压被外部负载拉高至接近电源电压，使晶体管q13截止，q14导通，功率管q12漏极电压经过电阻r16使q11导通，而三极管q11又通过三极管q14接地，维持功率管q12截止，当电容c11放电结束，三极管q14截止，使功率管q12恢复导通，进而使q13导通为电容充电还使q14导通，另方面功率管q12导通其漏极电压低于三极管q11发射结导通阈值，此时虽然三极管q14导通，但q11截止，因此功率管q12由截止转为导通状态，且为稳态；在电容c11充电不足不能通过电阻r15和q14发射结对地放电的情况下，三极管q14截止，使三极管q11截止，电路进入功率管q12导通的稳态。

②功率管截止控制：

在功率管q12导通状态下，当输入端in信号为高电平时，因为在功率管q12导通前提下三极管q14是导通的，三极管q11、q14导通→功率管q12截止(输出高电位)→q13截止→延时模块15(此时开始：c11充电回路被q13切断、c11开始放电)，放电路径：

c11上端(+)→r15→q14发射结→地，c1上端(+)电压开始下降，使q11继续导通，q12截止，

此时即使输入的in信号由高电平变为低电平高阻态，只要上述电容c11的放电未结束，q11继续导通，q12仍然截止。

③功率管延时截止和自复位导通控制：

a、上述②的过程，只要在in端输入高电平，即可令功率管截止，在in端高电平持续期间，三极管q11通过q14对地导通→功率管q12截止。

b、在in端高电平过后，前级电路对in端的输出为高阻态，由于在此之前，延时模块15(延时输出)输出的信号使第四晶体模块的q14导通，使第二晶体模块的q12截止，只要延时没有结束，第二晶体模块的q12就一直截止。

c、当电容c11放电结束，即延时模块15的延时结束，三极管q14截止→q11因无发射极回路而截止→q12恢复导通，同时q12拉低电阻r16右端电压使三极管q11基极无电流而截止；第二晶体模块的q12导通(输出低电位)→第三晶体模块的q13导通→延时模块15(为c11充电并经电阻r15)→第四晶体模块q14发射结→地，使三极管q14导通，但此时q11已截止，所以该状态为稳定状态。

延时时间取决于延时模块内的阻容时间参数，可以根据功率管导通时间参数、电路工作频率、in端输入脉冲频率、功率管电流参数、过流阈值的设定参数、温升情况、电路结构等确定并优化该时间参数，使过流保护处于最为合理的延时时间和自复位频率范围。

④功率管过流截止控制(即过流保护控制)：

在功率管q12正常导通时，其电流在合理的安全范围时，三极管q11截止，但当发生过流，如由于负载短路等原因导致功率管过流超过允许值时,功率管内阻上过高的饱和压降使三极管q11通过q14对地导通，从而使功率管q12截止并自锁于该状态，用于保护包括功率管q12的第二晶体模块，再经过延时模块15延时后，通过第四晶体模块的q14的截止使第一晶体模块q11截止，进而使第二晶体模块q12恢复导通，如果过流故障消除，则第二晶体模块的功率管q12处于持续正常导通状态，等待第一晶体模块三极管q11基极的控制信号；如果功率管q12仍然过流，其输出端的过高的饱和压降会通过反馈模块的电阻r15再次触发第一晶体模块的q11导通、令第二晶体模块的q12截止，只要短路或过流故障不解除，每经历一次延时模块的延时期，这样的“试探性导通”就会重复一次，如次循环往复。

可以根据电路应用场合将试探性导通的占空比及脉冲宽度合理减小，如将“试探性导通”占空比设定为1％或以下，脉冲宽度应结合功率管频率特性及电路工作频率，在确保功率管可靠触发导通前提下减小短路脉冲宽度，如设定为0.1微秒或以下，可以使功率管在长期短路过流状态下温升极低、更为安全。

第三方面，本发明实施方式提供的第三种四晶体模块互馈式自导通型过流保护驱动电路。

实施例5

如图6所示，是本发明实施方式提供的第三种四晶体模块互馈式自导通型过流保护驱动电路框图。

1、电路结构特征包括：第一、二、三、四晶体模块、延时模块25和反馈模块26，其中，

第一、二、三晶体模块各具有输入端、输出端和公共端，第一晶体模块还具有电源端，

第四晶体模块24具有输入端、第二端和第三端，

反馈模块26包括输入端和输出端，

延时模块25包括输入端和输出端，延时模块内采用rc延时电路；

第一晶体模块21的输出端和第二晶体模块22输入端连接，第一晶体模块21的公共端接地e(即电源负极)，第一晶体模块的电源端连接电源正极，

第二晶体模块22的公共端接地，第二晶体模块22的输出端与第三晶体模块23的输入端连接，

第三晶体模块23的公共端与电源正极连接，第三晶体模块23的输出端与延时模块25的输入端连接，

延时模块25的输出端与第四晶体模块24的输入端连接，

第四晶体模块24的第二端接地，第四晶体模块24的第三端与第一晶体模块21的输入端连接，

反馈模块26的输入端和第二晶体模块22的输出端连接，反馈模块26的输出端与第一晶体模块21的输入端连接；

第一、二、三、四晶体模块均为包括半导体放大元件的电路单元；

第一晶体模块的输入端(in)输入控制信号时，在第二晶体模块输出端(out)获得输出控制信号，用于控制外部负载；

在第二晶体模块导通时，当发生第二晶体模块过流，通过第四晶体模块和反馈模块使第一晶体模块导通从而使第二晶体模块截止并自锁于该状态用于保护第二晶体模块，再经过延时模块延时后，通过第四晶体模块使第一晶体模块截止进而使第二晶体模块导通，使第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

2、电路工作过程阐述：

第一晶体模块的输入端(in)输入控制信号时，在第二晶体模块(内含功率晶体管)的输出端(out)获得输出控制信号，用于控制外部负载。

①功率管导通控制：

当第二晶体模块22导通(输出低电位)→第三晶体模块23导通→延时模块25→第四晶体模块24第三端对地截止，同时：第二晶体模块22导通(输出低电位不足以触发第一晶体模块21导通)→反馈模块26→第一晶体模块21截止，该状态为稳定状态。

若第二晶体模块22截止(输出端被负载拉为高电位)→第三晶体模块23截止→延时模块25(的电容充电路径被切断并开始放电)→第四晶体模块24对地仍截止；当延时模块25的电容放电结束→第四晶体模块24对地导通→第一晶体模块21截止→第二晶体模块22导通→反馈模块26→第一晶体模块21截止，电路可以经过暂稳态后自导通于稳态。

②功率管截止控制：

当输入端in信号为高电平时，第一晶体模块21对地导通→第二晶体模块22截止(输出高电位)→第三晶体模块23截止→延时模块25(延时输出)→第四晶体模块继续截止，同时：第二晶体模块22截止输出高电位→反馈模块26→第一晶体模块21导通，该状态为暂稳状态。

③功率管延时截止和自复位导通控制：

a、上述②的过程，只要在in端输入高电平，即可令功率管截止，在in端高电平持续期间，第一晶体模块21导通→第二晶体模块22截止→第二晶体模块22输出端由负载拉高其电位。

需要说明的是，当第一晶体模块同时接收到来自前级电路的高电平信号(1)和来自第四晶体模块的对地导通的复位信号(2)时，可以根据电路需要，对所述(1)、(2)两个信号设置优先权，可采用不同内阻法设置，如高电平信号(1)的内阻小而复位信号(2)的内阻大时，高电平信号(1)的控制优先；如高电平信号(1)的内阻大而复位信号(2)的内阻小时，复位信号(2)的控制优先。

b、在in端高电平过后，令前级电路对in端的输出为高阻态，由于在此之前，延时模块25(延时输出)输出的信号使第四晶体模块24截止，只要延时没有结束，第二晶体模块22就一直截止并在延时期内锁止于此状态。

c、当延时模块25的延时结束，其输出的信号使第四晶体模块导通→使第一晶体模块21截止→第二晶体模块22恢复导通，而后：第二晶体模块22导通(输出低电位)→第三晶体模块23导通→延时模块25→第四晶体模块24截止，同时：第二晶体模块22截止输出低电位→反馈模块26→第一晶体模块21截止，该状态为稳定状态，这就是“四晶体模块互馈式自导通型过流保护驱动电路”的自复位导通控制过程。

④功率管过流截止控制(即过流保护控制)：

在第二晶体模块导通时，当发生第二晶体模块过流，其输出端电位高于第一晶体模块输入端触发阈值电压，通过反馈模块使第一晶体模块导通，从而使第二晶体模块截止并自锁于该状态，第二晶体模块受到保护。

再经过延时模块延时后，通过第四晶体模块的导通使第二晶体模块导通。

如果过流故障消除，则第二晶体模块处于持续正常导通状态，等待第一晶体模块输入端的控制信号，如果仍然过流，第二晶体模块输出端的过高的饱和压降会通过反馈模块再次触发第一晶体模块导通、令第二晶体模块截止，只要短路或过流故障不解除，每经历一次延时模块的延时期，这样的“试探性导通”就会重复一次，如次循环往复。

可以根据电路应用场合将试探性导通的占空比及脉冲宽度合理减小，如将“试探性导通”占空比设定为1％或以下，脉冲宽度应结合功率管频率特性及电路工作频率，在确保功率管可靠触发导通前提下减小短路脉冲宽度，如设定为0.1微秒或以下，可以使功率管在长期短路过流状态下温升极低、更为安全。

这样，第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

3、与前述第一方面同样地，该电路的实质是：

第一晶体模块21、第二晶体模块22和反馈模块26组成一个含有正反馈网络的信号环路：即“功率型触发器”，且该触发器同时具备过流保护的检测与控制功能，此为“实时状态的空间反馈”，实时状态控制有利于提高功率管对in输入端截止信号的实时相应，还特别有利于对功率管过流时“饱和压降”的实时监视，有利于对功率管的保护，即刚刚出现饱和压降升高，即通过“功率型触发器”的正反馈作用加强了电路响应，缩短动作时间，使对功率管的过流保护是“未损先保”，这是该电路的核心优势之一，比保护动作来的及时。而传统干路电流检测法，保护动作滞后，对功率管来说属于“已损才保”。

第三晶体模块23、延时模块25和第四晶体模块24组成另一个信号环路：即(对负载电流或功率管电流的)状态识别和延时及对“功率型触发器”的延时截止的允许和功率管导通自复位功能；此为“延时状态的时间反馈”，延时控制有利于减少过流对功率管晶片的冲击，降低功率管温升。

前述的“实时状态的空间反馈”的正反馈网络的信号环路和“延时状态的时间反馈”的信号环路，是以“第一晶体模块21、第二晶体模块22、第三晶体模块23、第四晶体模块24、反馈模块26和延时模块25”为架构特征，通过巧妙创新设计的两个信号环路，使关联模块之间通过时间与空间维度的交互信号反馈，实现以较少的结构特征实现较多的功能特征，在电路模块、电路元件数目较少的条件下，实现通过in输入端脉冲或电平控制功率器件、过流电压取样、过流保护、延时截止、自动导通复位、电路高可靠性的多方面功能的合一。

实施例6

如图7所示，是本发明实施方式提供的第三种四晶体模块互馈式自导通型过流保护驱动电路电路结构示意图。

1、电路结构包括：第一晶体模块21、第二晶体模块22、第三晶体模块23、第四晶体模块24、延时模块25和反馈模块26，其中，

第一晶体模块21包括三极管q21和电阻r21，三极管q21基极作为第一晶体模块输入端，三极管q21的发射极作为第一晶体模块的公共端接地e，

三极管q21的集电极和电阻r21一端连接作为第一晶体模块输出端，电阻r21另一端作为电源端连接电源正极b+；

第二晶体模块22包括场效应功率管q22，其源极作为公共端接地、栅极作为输入端和三极管q21的集电极连接，漏极作为整个电路的控制端(即输出端)，用于控制外部负载；

第三晶体模块23包括三极管q23和电阻r23，三极管q23的发射极作为第三晶体模块的公共端连接电源正极b+，三极管q23的基极通过电阻r23和场效应功率管q22的漏极连接作为第三晶体模块23输入端，三极管q23的集电极作为第三晶体模块的输出端；

第四晶体模块24包括三极管q24，其基极为输入端，三极管q24的集电极作为第二端接地，其发射极作为第三端与三极管q21基极连接，三极管q24的饱和压降应该低于三极管q21的发射结导通阈值电压，或者也可以在三极管q21基极回路串联稳压管以调整其基极对地导通阈值电压，

反馈模块26包括电阻r26，其一端作为输入端与功率管q22的漏极连接，电阻r6另一端作为输出端与三极管q21基极连接；

延时模块25包括电容c21和电阻r24、r25，电容c21一端接地，其另一端和电阻r25连接作为延时模块输入端和三极管q23集电极连接，电阻r25另一端作为延时模块输出端和三极管q24基极连接，电阻r24与电容c21并联。

众所周知，第一、二、三、四晶体模块内的晶体管具有电流或电压放大作用，即在其输入端输入较弱的电压信号或较弱的电流信号时，在其相应的输出端获得较强的输出信号。

同样易于理解的是，可以根据本实施例图7的电路结构，在三极管q21的发射极反向并联保护二极管，用于保护三极管q21的发射极，防止被in端输入端的负脉冲击穿损坏；电阻r21还可以用很恒流源替代，还可以在功率管q22的栅极-源极之间并接稳压二极管用于保护其栅源极间不会被过高电压损坏，三极管q23、q24也可以在其极间连接消噪电容，以抗干扰提高电路工作稳定性，电阻r25、r26也可以采用恒流源替代；第四晶体模块也可以用两只npn三极管组成直接耦合的两级共射极放大电路来替代，两级共射极放大电路结合后的输入端与输出端相位是同相的，而且工作稳定性会比三极管q24工作效果更好，但增加了元件数量。因此，电路可以有多种结构形式。

2、电路工作过程阐述：如图7所示，在电路的输入端in外部的前级电路有两种输出状态，即对地开路的高阻态和高电平状态。

①功率管导通控制：

当前级输出为高阻态时，在电路刚上电时，

a、若功率管q22处于导通状态：由于功率管q22的导通，使晶体管q23导通，一方面为电容c21充电，另方面通过电阻r25使三极管q24截止；但由于一般场效应管的饱和压降(0.1～0.5v)低于普通三极管的发射结导通阈值(0.6～0.7v)，所以三极管q21截止，功率管q22通过电阻r21获得栅极电压，功率管q22导通，因此这种状态是稳态。

b、若功率管q22处于截止状态：在电容c21可以通过电阻r24对地放电的情况下，功率管q22漏极电压被外部负载拉高至接近电源电压，使晶体管q23截止，电容c21通过电阻r24放电，此时电容c21的电压使三极管q24仍然截止，功率管q22漏极电压经过电阻r26使q21对地导通，维持功率管q22截止，当电容c21放电结束，三极管q24导通，使三极管q21截止，(需要说明的是这里选用三极管q24的饱和压降低于三极管q21的发射结导通阈值电压)，功率管q22恢复导通，进而使q23导通为电容c21充电还使q24截止，还可以三极管q21基极回路串联稳压管以提高第一晶体模块输入端导通阈值；另方面功率管q22导通其漏极电压低于三极管q21发射极导通阈值，q21截止，因此功率管q22的导通状态为稳态；若电容c21储能不足以通过电阻r24对地放电的情况下，则q24直接导通，使q21截止，功率管q22导通，进入稳态。

②功率管截止控制：

需要说明的是，当第一晶体模块同时接收到来自前级电路的高电平信号(1)和来自第四晶体模块的对地导通的复位信号(2)时，可以根据电路需要，对所述(1)、(2)两个信号设置优先权，采用不同内阻法设置，如高电平信号(1)的内阻小而复位信号(2)的内阻大时，高电平信号(1)的控制优先；如高电平信号(1)的内阻大而复位信号(2)的内阻小时，复位信号(2)的控制优先。

现假定高电平信号(1)的控制优先：在功率管q22导通状态下，当输入端in信号为高电平时，因为在功率管q22导通前提下三极管q21是截止的，在所述高电平信号(1)上升沿出现开始：三极管q21导通→功率管q22截止→q23截止→延时模块25(此时开始：c21充电回路被q23切断、c21开始放电)，c21放电路径：

c21上端(+)→r24→地，c1上端(+)电压开始下降，q24继续截止使q21继续导通(为防止三极管q24的发射结反向误导通，可以选用发射结反向导通电压较高的晶体管型号，或者在改三极管基极回路串联二极管的方法防止误导通，但这样会抬高q24发射极对地饱和压降也会使q21误导通，因此还应该在q21基极上串接适当型号即个数的二极管来抑制q21的误导通)，q22截止，

此时即使输入的in信号由高电平变为低电平高阻态，只要上述电容c21的放电未结束，q21继续导通，q22仍然截止。

③功率管延时截止和自复位导通控制：

a、上述②的过程，只要在in端输入高电平，即可令功率管截止，在in端高电平持续期间，三极管q21对地导通，在电容c21放电期间，功率管q22截止。

b、在in端高电平过后，前级电路对in端的输出为高阻态，由于在此之前，延时模块25(延时输出)输出的信号使第四晶体模块的q24截止、三极管q21导通，使第二晶体模块的q22截止，只要延时没有结束，第二晶体模块的q22就一直截止。

c、当外部输入给in端高电平信号结束且电容c21放电结束，即延时模块25的延时结束，三极管q24导通→q21截止→q22恢复导通，同时q22拉低电阻r26右端电压使三极管q21无基极电流而截止；第二晶体模块的q22导通(输出低电位)→第三晶体模块的q23导通→延时模块25(为c21充电并经电阻r25)→第四晶体模块q24截止，但此时q21已截止，所以该状态为稳定状态。

延时时间取决于延时模块内的阻容时间参数，可以根据功率管导通时间参数、电路工作频率、in端输入脉冲频率、功率管电流参数、过流阈值的设定参数、温升情况、电路结构等确定并优化该时间参数，使过流保护处于最为合理的延时时间和自复位频率范围。

④功率管过流截止控制(即过流保护控制)：

在功率管q22正常导通时，其电流在合理的安全范围时，三极管q21截止，但当发生过流，如由于负载短路等原因导致功率管过流超过允许值时,功率管内阻上过高的饱和压降使三极管q21对地导通，从而使功率管q22截止并自锁于该状态，用于保护包括功率管q22的第二晶体模块，再经过延时模块25延时后，通过第四晶体模块的q24的导通使第一晶体模块的q21截止，进而使第二晶体模块的q22恢复导通，如果过流故障消除，则第二晶体模块的功率管q22处于持续正常导通状态，等待第一晶体模块三极管q21基极的控制信号；如果功率管q22仍然过流，其输出端的过高的饱和压降会通过反馈模块的电阻r25再次触发第一晶体模块的q21导通、令第二晶体模块的q22截止，只要短路或过流故障不解除，每经历一次延时模块的延时期，这样的“试探性导通”就会重复一次，如次循环往复。

可以根据电路应用场合将试探性导通的占空比及脉冲宽度合理减小，如将“试探性导通”占空比设定为1％或以下，脉冲宽度应结合功率管频率特性及电路工作频率，在确保功率管可靠触发导通前提下减小短路脉冲宽度，如设定为0.1微秒或以下，可以使功率管在长期短路过流状态下温升极低、更为安全。

第四方面，本发明实施方式提供的第四种四晶体模块互馈式自导通型过流保护驱动电路。

实施例7

如图8所示，是本发明实施方式提供的第四种四晶体模块互馈式自导通型过流保护驱动电路框图。

1、电路结构特征包括：第一、二、三、四晶体模块、延时模块35和反馈模块36，其中，

第一、二、三晶体模块各具有输入端、输出端和公共端，

第四晶体模块34具有输入端、第二端、第三端和电源端，

反馈模块36包括输入端和输出端，

延时模块35包括输入端和输出端，延时模块内采用rc延时电路；

第一晶体模块31的输出端和第四晶体模块34第二端连接，第一晶体模块31的公共端接地(即电源负极)，

第二晶体模块32的公共端接地，第二晶体模块32的输入端与第四晶体模块34的第三端连接、第二晶体模块32的输出端与第三晶体模块33的输入端连接，

第三晶体模块33的公共端与电源正极连接，第三晶体模块33的输出端与延时模块35的输入端连接，

延时模块35的输出端与第四晶体模块34的输入端连接，

第四晶体模块34的电源端连接电源正极，

反馈模块36的输入端和第二晶体模块32的输出端连接，反馈模块36的输出端与第一晶体模块31的输入端连接；

第一、二、三、四晶体模块均为包括半导体放大元件的电路单元；

第一晶体模块31的输入端(in)输入控制信号时，在第二晶体模块32输出端(out)获得输出控制信号，用于控制外部负载；

在第二晶体模块导通时，当发生第二晶体模块过流，通过反馈模块使第一晶体模块导通、并通过第四晶体模块使第二晶体模块截止且自锁于该状态用于保护第二晶体模块，再经过延时模块延时后，通过第四晶体模块使第二晶体模块导通，使第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

2、电路工作过程阐述：

第一晶体模块的输入端(in)输入控制信号时，在第二晶体模块(内含功率晶体管)的输出端(out)获得输出控制信号，用于控制外部负载。

①功率管导通控制：

当第二晶体模块32导通(输出低电位)→第三晶体模块33导通→延时模块35→第四晶体模块34，使第四晶体模块的第三端对第二端可以导通，同时：第二晶体模块32导通(输出低电位不足以通过反馈模块36触发第一晶体模块31导通)→反馈模块36→第一晶体模块31截止，该状态为稳定状态。

若第二晶体模块32截止(输出端被负载拉为高电位)→第三晶体模块33截止，延时模块35(的电容充电路径被切断并开始放电)→第四晶体模块34→地，第二晶体模块输出端高电位→反馈单元36→第一晶体模块输入端，使第一晶体模块导通进而使第四晶体模块输出低电位，该状态为暂稳状态；当延时模块35的电容放电结束→第四晶体模块34第三端与第二端截止→第四晶体模块34输出高电平→第二晶体模块32导通(输出低电位不足以触发第一晶体模块31导通)→反馈模块36→第一晶体模块31截止，电路可以经过暂稳态后自导通于稳态。

②功率管截止控制：

当输入端in信号为高电平时，第一晶体模块31对地导通→第四晶体模块34第三端输出低电位→第二晶体模块32截止而输出高电位。

③功率管延时截止和自复位导通控制：

a、上述②的过程，只要在in端输入高电平，即可令功率管截止，但在in端高电平结束后，电路进入第二晶体模块32截止的暂稳态期，随着延时模块35的电容放电结束，电路可以又恢复自导通，该状态为稳定状态，这就是“四晶体模块互馈式自导通型过流保护驱动电路”的自复位导通控制过程。

④功率管过流截止控制(即过流保护控制)：

在第二晶体模块导通时，当发生第二晶体模块过流，其输出端电位高于第一晶体模块输入端触发阈值电压，通过反馈模块使第一晶体模块导通，通过第四晶体模块从而使第二晶体模块截止并自锁于该状态，第二晶体模块受到保护；再经过延时模块延时后，通过第四晶体模块的导通使第二晶体模块导通。

如果过流故障消除，则第二晶体模块处于持续正常导通状态，等待第一晶体模块输入端的控制信号，如果仍然过流，第二晶体模块输出端的过高的饱和压降会通过反馈模块再次触发第一晶体模块导通、令第二晶体模块截止，只要短路或过流故障不解除，每经历一次延时模块的延时期，这样的“试探性导通”就会重复一次，如次循环往复。

可以根据电路应用场合将试探性导通的占空比及脉冲宽度合理减小，如将“试探性导通”占空比设定为1％或以下，脉冲宽度应结合功率管频率特性及电路工作频率，在确保功率管可靠触发导通前提下减小短路脉冲宽度，如设定为0.1微秒或以下，可以使功率管在长期短路过流状态下温升极低、更为安全。

这样，第一、二、三、四晶体模块、反馈模块和延时模块构成互馈式自导通型过流保护驱动电路。

3、该电路的实质与前述的基本一致。

第一晶体模块31、第二晶体模块32和反馈模块36组成一个含有正反馈网络的信号环路：即“功率型触发器”，且该触发器同时具备过流保护的检测与控制功能，此为“实时状态的空间反馈”，实时状态控制有利于提高功率管对in输入端截止信号的实时相应，还特别有利于对功率管过流时“饱和压降”的实时监视，有利于对功率管的保护，即刚刚出现饱和压降升高，即通过“功率型触发器”的正反馈作用加强了电路响应，缩短动作时间，使对功率管的过流保护是“未损先保”，这是该电路的核心优势之一，比保护动作来的及时。而传统干路电流检测法，保护动作滞后，对功率管来说属于“已损才保”。

第三晶体模块33、延时模块35和第四晶体模块34组成另一个信号环路：即(对负载电流或功率管电流的)状态识别和延时及对“功率型触发器”的延时截止的允许和功率管导通自复位功能；此为“延时状态的时间反馈”，延时控制有利于减少过流对功率管晶片的冲击，降低功率管温升。

前述的“实时状态的空间反馈”的正反馈网络的信号环路和“延时状态的时间反馈”的信号环路，是以“第一晶体模块31、第二晶体模块32、第三晶体模块33、第四晶体模块34、反馈模块36和延时模块35”为架构特征，通过巧妙创新设计的两个信号环路，使关联模块之间通过时间与空间维度的交互信号反馈，实现以较少的结构特征实现较多的功能特征，在电路模块、电路元件数目较少的条件下，实现通过in输入端脉冲或电平控制功率器件、过流电压取样、过流保护、延时截止、自动导通复位、电路高可靠性的多方面功能的合一。

实施例8

如图9所示，是本发明实施方式提供的第四种四晶体模块互馈式自导通型过流保护驱动电路电路结构示意图。

1、电路结构包括：第一晶体模块31、第二晶体模块32、第三晶体模块33、第四晶体模块34、延时模块35和反馈模块36，其中，

所述第一晶体模块31包括三极管q31，所述三极管q31基极作为所述第一晶体模块输入端，所述三极管q31的发射极作为所述第一晶体模块的公共端接地，所述三极管q31的集电极作为所述第一晶体模块输出端；

所述第二晶体模块32包括场效应功率管q32，功率管q32源极作为公共端接地、栅极作为输入端和所述第四晶体模块34的第三端连接，漏极作为整个电路的控制端(即输出端)，用于控制外部负载；

所述第三晶体模块33包括三极管q33和电阻r33，所述三极管q33的发射极作为所述第三晶体模块的公共端连接电源正极b+，所述三极管q33的基极通过电阻r33和场效应功率管q32的漏极连接作为所述第三晶体模块33输入端，所述三极管q33的集电极作为第三晶体模块的输出端；

所述第四晶体模块34包括三极管q34和电阻r31，所述三极管q34基极为输入端，所述三极管q34的发射极作为第二端与所述三极管q31的集电极连接，所述电阻r31一端与所述三极管q34集电极连接、所述电阻r31另一端作为电源端连接电源正极，所述三极管q34集电极作为第四晶体模块34的第三端，

所述反馈模块36包括电阻r36，所述电阻r36一端作为输入端与所述场效应功率管q32漏极连接，所述电阻r36另一端作为输出端与所述三极管q31基极连接；

所述延时模块35包括电容c31和电阻r35，所述电容c31一端接地，所述电容c31另一端和所述电阻r35连接作为所述延时模块输入端和所述三极管q33集电极连接，所述电阻r35另一端作为所述延时模块输出端和所述三极管q34基极连接。

众所周知，第一、二、三、四晶体模块内的晶体管具有电流或电压放大作用，即在其输入端输入较弱的电压信号或较弱的电流信号时，在其相应的输出端获得较强的输出信号。

同样易于理解的是，可以根据本实施例图9的电路结构，在三极管q31的发射极反向并联保护二极管，用于保护三极管q31的发射极，防止被in端输入端的负脉冲击穿损坏；电阻r31还可以用很恒流源替代，还可以在功率管q32的栅极-源极之间并接稳压二极管用于保护其栅源极间不会被过高电压损坏，三极管q33、q34也可以在其极间连接消噪电容，以抗干扰提高电路工作稳定性，电阻r35、r36也可以采用恒流源替代。因此，电路可以有多种结构形式。

2、电路工作过程阐述：如图9所示，在电路的输入端in外部的前级电路有两种输出状态，即对地开路的高阻态和高电平状态。

①功率管导通控制：

当前级输出为高阻态时，在电路刚上电时，

a、若功率管q32处于导通状态：由于功率管q32的导通，使晶体管q33导通，一方面为电容c31充电，另方面通过电阻r35使三极管q34的集电极对发射极导通；但由于一般场效应管的饱和压降(0.1～0.5v)低于普通三极管的发射结导通阈值(0.6～0.7v)，所以虽然三极管q34导通，但三极管q31的发射结不导通，电阻r36上无电流流过，三极管q31截止，功率管q32通过电阻r31获得栅极电压，功率管q32导通，因此这种状态是稳态。

b、若功率管q32处于截止状态：电容c31可以通过电阻r35和三极管q34发射极、三极管q31对地放电，功率管q32漏极电压被外部负载拉高至接近电源电压，使晶体管q33截止，功率管q32漏极电压经过电阻r36使q31对地保持导通，维持功率管q22截止，为暂稳态；当电容c31放电结束，三极管q34截止，使功率管q32恢复导通，进而使q33导通为电容c31充电又使三极管q34导通；另方面功率管q32导通其漏极电压低于三极管q31发射极导通阈值，此时虽然三极管q34导通，但q31截止，因此功率管q32由截止转为导通状态，且为稳态。

②功率管截止控制：

需要说明的是，当第一晶体模块输入端接收到来自前级电路的高电平信号(1)时，在功率管q22导通状态下，因为在功率管q32导通前提下三极管q31是截止的，在所述高电平信号(1)上升沿出现开始：三极管q31导通→三极管q34导通→功率管q32截止→q33截止→延时模块35(此时开始：c31充电回路被q33切断、c31开始放电)，c31放电路径：

c31上端(+)→r35→三极管q34发射结→三极管q31导通→地，c1上端(+)电压开始下降，q34和q31均继续导通，q32截止，

此时即使输入的in信号由高电平变为低电平高阻态，只要上述电容c31的放电未结束，q31、q34继续导通，q32仍然截止。

③功率管延时截止和自复位导通控制：

a、上述②的过程，只要在in端输入高电平，即可令功率管截止，在in端高电平持续期间，三极管q31对地导通，在电容c31放电期间，功率管q22截止。

b、在in端高电平过后，前级电路对in端的输出为高阻态，由于在此之前，延时模块35(延时输出)输出的信号使第四晶体模块的q34导通、三极管q31也导通，使第二晶体模块的q32截止，只要延时没有结束，第二晶体模块的q22就一直截止。

c、当外部输入给in端高电平信号结束且电容c31放电结束，即延时模块35的延时结束，三极管q34截止→q32恢复导通，同时q32拉低电阻r36右端电压使三极管q31无基极电流而截止；第二晶体模块的q32导通(输出低电位)→第三晶体模块的q33导通→延时模块35(为c31充电并经电阻r35)→第四晶体模块q34导通，但此时q31已截止，所以该状态为稳定状态。

延时时间取决于延时模块内的阻容时间参数，可以根据功率管导通时间参数、电路工作频率、in端输入脉冲频率、功率管电流参数、过流阈值的设定参数、温升情况、电路结构等确定并优化该时间参数，使过流保护处于最为合理的延时时间和自复位频率范围。

④功率管过流截止控制(即过流保护控制)：

在功率管q32正常导通时，其电流在合理的安全范围时，三极管q31截止，但当发生过流，如由于负载短路等原因导致功率管过流超过允许值时,功率管内阻上过高的饱和压降使三极管q31对地导通，通过三极管q34使功率管q32截止并在延时期间内自锁于该状态，用于保护包括功率管q32的第二晶体模块，再经过延时模块35延时后，通过第四晶体模块的q34的截止使第二晶体模块的q32恢复导通，如果过流故障消除，则第二晶体模块的功率管q32处于持续正常导通状态，等待第一晶体模块三极管q31基极的控制信号；如果功率管q32仍然过流，其输出端的过高的饱和压降会通过反馈模块的电阻r35再次触发第一晶体模块的q31导通、再次令第二晶体模块的q32截止，只要短路或过流故障不解除，每经历一次延时模块的延时期，这样的“试探性导通”就会重复一次，如次循环往复。

可以根据电路应用场合将试探性导通的占空比及脉冲宽度合理减小，如将“试探性导通”占空比设定为1％或以下，脉冲宽度应结合功率管频率特性及电路工作频率，在确保功率管可靠触发导通前提下减小短路脉冲宽度，如设定为0.1微秒或以下，可以使功率管在长期短路过流状态下温升极低、更为安全。

本发明的上述实施方式仅是为了说明本发明，不是对本发明技术方案的实施方式的限制，本领域一般技术人员根据本发明的技术方案的发明思路通过各种变形、组合、极性变换等所得到的各种实施例均落在本发明技术保护范围之内，本发明的技术保护范围由权利要求书限定。