一种有源应答器时钟生成电路、方法、系统及程序产品与流程

本发明涉及铁路信息传输系统，尤其涉及一种有源应答器的时钟生成电路、集成电路、方法、系统及计算机程序产品。

背景技术：

铁路系统中的应答传输系统(balisetransmissionsubsystem，简称bts)是一种基于点式信息传输的安全传输系统，实现道旁设备或地面设备与车载设备之间的安全信息传输。应答器传输系统包括应答器传输模块(btm)及车载天线单元(au)、应答器、地面电子单元(leu)等三个基本组成部分。

其中，应答器安装于轨道中央，分为有源应答器(controllledbalise)和无源应答器(fixedbalise)，是一种基于地面向列车传输信息的点式设备，其主要用于向列控车载设备提供可靠的地面固定信息和可变信息，这些信息包括信号数据、控制数据、位置及地理信息、列车目标运行信息、进路信息、线路速度以及临时限速等信息。随着列车运行速度的不断提高，应答器已经成为高速列车控制系统中的重要基础设备。

在列车运行期间，btm通过天线单元au不断向地面辐射能量，应答器接受天线单元辐射的功率而工作，将内部编码信息或地面电子单元(leu)的编码信息(仅限有源应答器)发送给车载天线au，车载天线将接收到的上行链路信息传输给btm，btm将接收到的数据发送给车载控制核心。

应答器的正常工作离不开时钟电路，只有在时钟电路的驱动下，应答器才能正常收发数据。稳定的时钟，对应答器的数据传输工作起到了至关重要的作用。而对于时钟电路的设计，当前一般采用将晶振与相关电子设备进行合理的布线而使时钟信号免受干扰，来产生一定频率的时钟信号，进而使应答器稳定运行。但是这种电子线路的布局方式无法提高时钟频率的稳定性和可靠性而且电路结构复杂，这对相关电子设备，例如应答器的数据收发等会产生不良的影响，进而进一步会影响高铁车辆的行驶安全。

技术实现要素：

本发明的目的在于提供一种电路简单、时钟可靠性和稳定性高的时钟生成电路。

为解决上述技术问题，本发明提供了一种有源应答器的时钟生成电路、集成电路、方法、系统及计算机程序产品。

本发明提供了一种有源应答器的时钟生成电路，所述电路包括多谐振荡器、锁相环、有源逻辑处理模块cpld，其特征在于，

所述多谐振荡器，以脉冲信号为触发，产生第一方波信号；

所述锁相环，接收所述多谐振荡器产生的第一方波信号，对所述第一方波信号倍频，生成第二方波信号；

所述有源逻辑处理模块cpld，接收所述锁相环生成的所述第二方波信号，对所述第二方波信号进行分频生成第三方波信号，并将所述第三方波信号发送给所述锁相环；

所述第三方波信号与所述第一方波信号在所述锁相环中形成锁相，生成时钟信号。

进一步地，所述第一方波信号与所述第三方波信号的频率相同。

进一步地，所述第一方波信号的频率为564khz，和/所述第二方波信号的频率为564khz。

进一步地，所述时钟生成电路还包括脉冲信号生成器，其在该dbpl的每个传输位的中间电平跃变处产生脉冲，从而形成所述脉冲信号。

进一步地，所述双相差分电平dbpl码信号由c1接口信号滤波/匹配与数据提取模块输入。

本发明还提供了一种有源应答器的时钟生成集成电路，其特征在于，所述时钟生成集成电路包括：

脉冲接收端口，所述接收端口接收脉冲信号；

多谐振荡模块，以所述脉冲信号为触发信号，产生第一方波信号；

锁相环模块，接收所述多谐振荡模块产生的第一方波信号，对所述第一方波信号倍频，生成第二方波信号；

有源逻辑处理模块cpld，接收所述锁相环模块生成的所述第二方波信号，对所述第二方波信号进行分频生成第三方波信号，并将所述第三方波信号发送给所述锁相环模块；

时钟输出端口，将锁相环模块生成的时钟信号输出。

进一步地，第一方波信号与第三方波信号的频率相同。

进一步地，第一方波信号的频率为564khz，和/第二方波信号的频率为564khz。

进一步地，所述时钟生成集成电路还包括信号输入端口，所述信号输入端口接收dbpl信号；

所述时钟生成集成电路还包括脉冲信号生成模块，用于在该dbpl的每个传输位的中间电平跃变处产生脉冲，从而形成所述脉冲信号。

本发明还提供了一种有源应答器的时钟生成方法，其特征在于，所述方法包括：

在dbpl信号的每个传输位的中间电平跃变处，产生脉冲信号；

根据所述脉冲信号生成固定宽度的第一方波信号，所述第一方波信号与脉冲信号存在固定延迟时间；

对所述第一方波信号倍频，生成第二方波信号；

对所述第二方波信号进行分频生成第三方波信号；

将所述第三方波信号与所述第一方波信号锁相，生成时钟信号。

进一步地，所述第一方波信号与所述第三方波信号的频率相同。

进一步地，所述第一方波信号的频率为564khz，和/所述第二方波信号的频率为564khz。

相应地，本发明还提供了一种有源应答器的时钟生成系统，其包括：存储器；和一个或多个处理器；

其中，所述存储器与所述一个或多个处理器通信连接，所述存储器中存储有可被所述一个或多个处理器执行的指令，所述指令被所述一个或多个处理器执行，以使所述一个或多个处理器能够实现所述的方法。

相应地，本发明还提供了一种计算机程序产品，所述计算机产品包括计算机可执行指令，该计算机可执行指令可执行所述的方法。

通过本发明的有源应答器的时钟生成电路、集成电路、方法、系统及程序产品，可使得时钟生成电路简单、可靠性高，而且输出时钟稳定度可调，并且兼顾时钟稳定度和与dbpl原始信号的同步特性两方面性能。

附图说明

为了更清楚地说明本发明实施例，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1：本发明的应答器基本原理结构图；

图2：本发明的时钟产生电路结构框图；

图3：双相差分电平dbpl编码原理图；

图4：本发明的时钟产生电路基本原理图。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

应答器传输系统主要包括车载设备和地面设备。其中车载设备包括车载接收处理器和车载天线；地面设备包括轨旁电子单元(leu)和地面应答器。

地面应答器作为高速铁路点式数据传输设备，是应答器系统的主要部件，用于在固定地点实现车地间的双向通信，为车载计算机提供所需的各种点式信息，包括岔区长度、进路长度、坡度、闭塞分区长度、曲线等信息，为列车高速运行提供安全保障。

轨旁电子单元(leu)是地面应答器与信号系统之间的电子接口设备，是一种数据采集与处理单元，用于将进站轨道信号和信号灯位等信息转换成报文，传输给有源应答器进行发送。

参见图1本发明的应答器基本原理结构图。地面应答器从功能上分为两种，有源应答器和无源应答器。无源应答器向车载设备传送储存在内部的数据信息，有源应答器传送来自道旁设备的变化的数据信息，当道旁设备出现故障时，有源应答器向车载设备发送存储在其内部的数据信息。因此，对于有源应答器来说，其本身应包含无源应答器的全部功能，或者说无源应答器是有源应答器的一部分。

根据地面应答器的基本功能，应答器可分为如下几个模块：

天线部分：接收车载能量载频以及向车载设备发送数据信息；

电源部分：将接收到的能量载频转化为应答器的工作电源；

数据存储：用于存储应答器数据信息及制造信息；

数据管理：选择应答器工作模式，如工作模式、编程模式等；

调制电路：将应答器数据进行fsk调制后，传给发送天线；

编程接口：编程工具的接口，可改写应答器内部数据信息。

上述六个功能是无源应答器的基本模块，对于有源应答器来说，还包括以下两部分：

c接口电路：与leu的接口；

数据转换电路：将leu的双相差分电平dbpl(differentialbi-phaselevel)编码转换为应答器数据。

c接口信号包括基带信号c1接口信号和正弦波信号c6信号，其中c1接口电路接收c1接口信号，并通过数据提取电路实现对c1接口信号的提取。

数据提取电路对c1接口信号匹配电路输出的信号进行提取，实现将c1差分信号转换为单端信号输出到有源逻辑处理模块cpld中，同时还将c1信号引出到c1接口信号断码检查电路，以实现对c1信号的断码检查。

图2是本发明的时钟产生电路结构框图。如图所示，本发明的时钟产生系统主要包括有源逻辑处理模块cpld、多谐振荡器u14a和锁相环u12。

有源逻辑处理模块cpld向多谐振荡器u14a提供脉冲信号，多谐振荡器u14a以该脉冲信号为触发，生成大约为564khz的方波，并将该方波提供给锁相环u12。锁相环u12将该大约为564khz的方波倍频(本发明中以2倍频为例进行说明，但并不限于2倍频，多倍频也可以实现本发明)，生成1128khz的方波信号，并提供给有源逻辑处理模块cpld。有源逻辑处理模块cpld将该1128khz的方波分频，生成大约564khz的方波信号，并将该564khz的方波信号发送给锁相环u12。此时在锁相环u12中，多谐振荡器u14a产生的564khz方波与有源逻辑处理模块cpld产生的564khz方波形成锁相，达到平衡，形成稳定的时钟信号。

在报文发送之前，轨旁电子单元leu将1023位的应答器传输报文进行码型变换，将其转换为双相差分电平dbpl码，通过电缆不间断地向有源应答器发送。

双相差分电平dbpl码编码原理如图3所示。每个比特的确定都经过两个步骤：

第一步：描述码元内的相位变化，从“+1”变成“-1”用“a”表示；从“-1”变成“+1”用“b”表示。

第二步：比较当前码元的相位变化与之前码元的相位变化，如果变化相同，则当前值为“1”，否则为“0”。

c1接口信号滤波/匹配与数据提取模块将双相差分电平dbpl码信号输出到脉冲信号生成模块。

在双相差分电平dbpl信号每个传输位的中间电平跃变处，脉冲信号生成模块生成脉冲信号。

如图3所示的本发明的时钟产生电路基本原理图结合如图1所示的应答器基本原理结构图。有源逻辑处理模块cpld将该信号发送给多谐振荡器u14a的反相输入端b。多谐振荡器u14a通过其反相输入端b接收到所述脉冲信号后，以此脉冲信号作为触发，生成大约为564khz的方波，所述大约为564khz的方波与所述脉冲信号存在一定的固定延迟时间。多谐振荡器u14a通过其输出端将其生成的564khz的方波信号发送给锁相环u12。

锁相环u12通过其信号输入管脚sigin接收多谐振荡器u14a发送来的所述564khz的方波信号。锁相环u12将所述564khz的方波信号倍频，生成大约1128khz的方波信号，并通过其输出端vcoout发送给上述有源逻辑处理模块cpld。

所述有源逻辑处理模块cpld接收到锁相环u12发送的1128khz的方波信号后，对所述1128khz的方波信号进行分频，生成约564khz的方波信号。有源逻辑处理模块cpld将其分频生成的564khz信号发送给锁相环u12。

锁相环u12通过其比较信号输入管脚compin接收上述有源逻辑处理模块cpld分频生成的564khz的信号。此时锁相环u12的比较信号输入管脚compin接收的564khz的方波信号与信号输入管脚sigin接收的564khz的方波信号形成锁相，从而达到平衡，最后锁相环u12输出稳定的时钟信号。

本发明的上述电路结构及其方法还可以以一个集成电路实现，所述时钟生成集成电路包括：

脉冲接收端口，所述接收端口接收脉冲信号；

多谐振荡模块，以所述脉冲信号为触发，产生564khz的方波信号；

锁相环模块，接收所述多谐振荡模块产生的564khz的方波信号，对所述564khz的方波信号倍频，生成1128khz的方波信号；

有源逻辑处理模块cpld，接收所述锁相环模块生成的所述1128khz的方波信号，进行分频生成564khz的方波信号，并将该564khz的方波信号发送给所述锁相环模块；

锁相环模块将有源逻辑处理模块cpld发送来的564khz的方波信号与多谐振荡模块发送来的564khz的方波信号形成锁相，产生稳定的时钟信号；

时钟输出端口，将锁相环模块生成的时钟信号输出。

所述时钟生成集成电路还包括信号输入端口，所述信号输入端口接收dbpl信号；

所述时钟生成集成电路还包括脉冲信号生成模块，用于在该dbpl的每个传输位的中间电平跃变处产生脉冲，从而形成所述脉冲信号。

在本发明的方法可以是由计算机程序控制的系统来实现。因此，与之相对应地，本发明的实施例中还同时提供了一种有源应答器的时钟生成系统，其包括：存储器；和一个或多个处理器；

其中，所述存储器与所述一个或多个处理器通信连接，所述存储器中存储有可被所述一个或多个处理器执行的指令，所述指令被所述一个或多个处理器执行，以使所述一个或多个处理器能够实现本发明的方法。

同时，在本发明还提供了一种计算机程序产品，所述计算机产品包括计算机可执行指令，该计算机可执行指令可执行上述任意实施例中所描述的方法。

本发明的所有步骤方法，例如倍频、分频等也可以通过系统中的一个/或多个处理器处理。处理器可为任何可编程微处理器、微计算机或可由软件指令(应用程序)配置以执行多种功能(包括本文中所描述的各种实施例的功能)的多处理器芯片。处理器可包括足以存储应用程序软件指令的内部存储器，内部存储器可为易失性或非易失性存储器(例如，快闪存储器)或两者的混合。出于此描述的目的，对存储器的一般参考指代可由处理器存取的所有存储器，包括内部存储器、插入到设备中的可装卸存储器及处理器自身内的存储器。

本发明中，可以硬件、软件、固件或其任何组合来实施所描述的功能。如果以硬件实施，那么可在可适合用于系统中的处理电路的电路内实施功能性。此处理电路可包括用于实现各实施例中所描述的脉冲信号的产生、分频以及倍频步骤中任何一个或多个的电路。如果以软件来实施，那么所述功能可作为一个或一个以上指令或代码而存储在计算机可读媒体上，或经由计算机可读媒体而传输。本文中所揭示的方法或算法的步骤可包含在所执行的处理器可执行软件模块中，所述处理器可执行软件模块可驻存在计算机可读媒体上。计算机可读媒体包括计算机存储媒体及通信媒体两者，通信媒体包括促进将计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。作为实例而非限制，此计算机可读媒体可包含ram、rom、eeprom、cd-rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以运载或存储呈指令或数据结构的形式的所要程序代码且可由计算机存取的任何其它媒体。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制。前后两个步骤之间并不必然意味着一定是一种先后执行的顺序，只要能够解决本发明的技术问题即可，而且前后两个步骤之间并不必然意味着一定排除了发明中未列出的其他步骤；同理，系统的各个电路、电子器件、模块之间并不必然意味是一种直接的电气连接，说明书表示的仅仅是逻辑关系。尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。