一种波形产生电路的制作方法

本发明涉及波形生成技术领域，具体地讲，涉及一种波形产生电路。

背景技术：

目前，波形生成电路多由可编程逻辑器件、数模转换集成器件、幅值处理模块三大部分组成。

图1是现有技术的波形产生电路的结构示意图。如图1所示，根据现有技术的波形产生电路包括：可编程逻辑器件100、数模转换集成器件210、幅值处理模块300。可编程逻辑器件100生成所需波形对应的数字信号，借助专用数模转换集成器件210实现数模转换，其工作原理也比较简单，可编程逻辑器件100生成所需波形对应的数字信号，专用数模转换集成器件210直接将从可编程逻辑器件100接收到的数字信号进行数字模拟变换，将其变换为相应的模拟信号后再经后幅值处理模块300处理后输出。波形对应的数字信号存储在可编程逻辑器件100中，可实现任意波形。

此种技术方案需使用专用数模转换集成器件，产生的波形的精度取决于专用数模转换集成器件的精度，因此只能根据需求选取对应的专用数模转换集成器件，造成了随着精度需求的提高成本进而上涨的情况。

技术实现要素：

有鉴于此，本发明实施例提供一种低成本的波形产生电路，以在满足一般应用场合需求的同时，显著降低电路成本。

本发明提供一种波形产生电路，包括：

可编程逻辑器件，提供多个数据位的数字信号；以及

信号生成模块，用于将所述数字信号转换成模拟信号，

其中，所述信号生成模块包括多个电阻，所述多个电阻的第一端分别接收相应数据位的数字信号，所述多个电阻的第二端连接至公共节点，并且在所述公共节点提供所述模拟信号。

优选地，所述信号生成模块还包括，连接在所述公共节点和地之间的电容，用于对所述模拟信号进行滤波。

优选地，所述波形产生电路还包括：幅值处理模块，与所述信号生成模块相连接，用于将所述模拟信号调整至预定幅值。

优选地，所述多个电阻的阻值与相应数据位的权重相一致。

优选地，所述多个电阻按照其阻值相互并联排列形成电阻阵列，所述电阻阵列中电阻的个数为电阻阵列的阶数。

优选地，所述电阻阵列中的电阻的阻值从2^0千欧开始依次增大至2^n千欧，n+1为所述电阻阵列的阶数，n≥-1且n为整数。

优选地，所述可编程逻辑器件提供串行形式的数字信号，所述信号生成模块还包括串并转换电路，用于将所述串行形式的数字信号转换成并行形式的数字信号。

优选地，所述串并转换电路包括移位寄存器和锁存器；所述移位寄存器接收所述串行形式的数字信号并存储，所述锁存器保持所述串行形式的数字信号并将所述串行形式的数字信号转换成所述并行形式的数字信号。

优选地，所述锁存器的位宽与所述电阻并联的个数相对应。

本发明的有益效果是：

本发明提供的波形产生电路中，可以根据具体需求来设置对应信号生成模块中的电阻阵列，从而替代现有技术中的专用数模转换集成器件，在灵活的满足应用场合的同时，成本上可以有明显下降。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：

图1是现有技术的波形产生电路的结构示意图。

图2是本发明实施例一的波形产生电路的结构示意图。

图3是本发明实施例一的信号生成模块的电路示意图。

图4是本发明实施例二的信号生成模块的电路示意图。

图5是本发明实施例二的信号生成模块输入输出的对应表。

图6是本发明实施例二的波形产生电路的结构示意图。

图7是本发明实施例二的波形产生电路的电路示意图。

图8是本发明实施例二的波形产生电路产生的波形图。

图9是本发明实施例三的信号生成模块的电路示意图。

图10是本发明实施例三的波形产生电路产生的波形图。

图11是本发明实施例四的波形产生电路的结构示意图。

图12是本发明实施例四的信号生成模块的电路示意图。

具体实施方式

以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。

图2是本发明实施例一的波形产生电路的结构示意图。图3是本发明实施例一的信号生成模块的电路示意图。

如图2、图3所示：该波形产生电路包括：可编程逻辑器件100，信号生成模块220，幅值处理模块300。即用信号生成模块220替代现有技术中的专用数模转换集成器件210，其中可编程逻辑器件100生成所需波形对应的多个数据位的数字信号，借助信号生成模块220实现数模转换，将数字信号转换成模拟信号。

其中，该信号生成模块220包括多个电阻，多个电阻的第一端分别接收相应数据位的数字信号，多个电阻的第二端连接至公共节点，并且在公共节点提供模拟信号。该信号生成模块220还包括，连接在公共节点和地之间的电容，用于对模拟信号进行滤波。

该幅值处理模块300与该信号生成模块220相连接，用于将该模拟信号调整至预定幅值。

该信号生成模块中多个电阻按照其阻值相互并联排列形成电阻阵列，电阻阵列中电阻的个数为电阻阵列的阶数。其中，电阻阵列中的电阻从2^0千欧开始依次增大至2^n千欧，n+1为该电阻阵列的阶数，可编程逻辑器件的多个输出端分别与电阻阵列中的多个电阻第一端对应连接，电阻阵列中电阻的第二端连接至公共节点，并且在公共节点提供模拟信号，该信号生成模块还包括连接在公共节点和地之间的电容，该电容对模拟信号进行滤波，可以通过调整该电容的大小来消除所产生的波形的台阶，其中电阻阵列的阶数越多，相应的生成波形精度越好。

其工作原理为：信号生成模块220将从可编程逻辑器件100接收到的数字信号，通过信号生成模块220中的电阻，转化为相应的模拟信号，再通过信号生成模块220中的电容滤波，来使得到的模拟信号波形平滑，以此来完成数字模拟变换，在经后序的幅值处理模块300处理，根据需求调整其最终输出的幅值，得到需要的波形。波形对应的数字信号存储在可编程逻辑器件100中，可实现任意波形输出。

图4是本发明实施例二的信号生成模块的电路示意图。图5是本发明实施例二的信号生成模块输入输出的对应表。

如图4、图5所示，以四阶电阻阵列为例说明其具体的转换原理，外部输入数据组d3至d0顺次从r1、r2、r3、r4电阻一端灌入电阻阵列，顺序不可颠倒；即d3与r1连接，d2与r2连接，d1与r3连接，d0与r4连接，其中，电阻r1的阻值为1千欧，r2的阻值为2千欧，r3的阻值为4千欧，r4的阻值为8千欧，数据位中的最高位与电阻阵列当中的最小阻值的电阻连接，数据位中的第二高位于电阻阵列当中的第二小阻值的电阻连接，依次顺序完成输入数据与电阻阵列的连接，多个电阻的阻值与相应数据位的权重相一致。

其中，h代表高电平，l代表低电平，当外部数据d3至d0分别为llll时，输出端为l；当外部数据d3至d0分别为lllh时，则该电路形成r1、r2、r3并连后再串联r4的电阻分压结构，输出端的电压为r1、r2、r3并联后所分到的电压，经计算输出端电压为1/15h；类似的，当外部数据d3至d0分别为llhl时，则该电路形成r1、r2、r4并连后再串联r3的电阻分压结构，输出端的电压为r1、r2、r4并联后所分到的电压，经计算输出端电压为2/15h，经分别计算，外部输入数据组d3至d0和输出有如图5所示对应关系，其中h代表高电平，l代表地电平，可以看出，输出数据同输入数据d3至d0成线性比例关系，实现了基本的数模转换功能。因其电阻阵列中第n+1个电阻的阻值始终为第n个电阻的阻值的2倍，所以此种线性关系随着外部输入数据位数、电阻级数的增加也是成立的；并且随着电阻级数越多，所生成波形的精度相应的越好；

图6是本发明实施例二的波形产生电路的结构示意图。图7是本发明实施例二的波形产生电路的电路示意图。图8是本发明实施例二的波形产生电路产生的波形图。

图6至图8中，该波形产生电路包括可编程器件和信号生成模块220；其中，可编程器件比如是四位计数器110。该波形产生电路还包括虚拟示波器400，用以查看该波形产生电路产生的波形图。

具体地，四位计数器110选用了74293芯片，电源电压为5v，与芯片vcc管脚连接，芯片gnd管脚接地，时钟信号是频率为1000hz的50％占空比的方波，接入芯片的cka管脚，计数器的4个输出端qd、qc、qb、qa分别与信号生成模块中电阻阵列中的电阻r1、r2、r3、r4的第一端对应连接，qa又与ckb连接，4个电阻的第二端连接至公共节点，公共节点又与电容c1的一端和虚拟示波器相连，电容c1的另一端与虚拟示波器的另一端接地；该计数器110提供四个数据位的数据给信号生成模块220，数字信号经信号生成模块220处理后，电容再对产生的模拟信号进行滤波，经过滤波后的模拟信号接入虚拟示波器400，从该虚拟示波器400产生的波形图上来看，此种电路较好的实现了数模转换功能，其产生的波形一个周期有2^4即16个台阶，可通过增加电阻阵列中电阻的阶数进一步提高其精度，波形图中的台阶可通过加大该电路中的电容来消除。

图9是本发明实施例三的信号生成模块的电路示意图。图10是本发明实施例三的波形产生电路产生的波形图。

图9和图10中，本仿真验证电路的信号生成模块中采用了八阶电阻阵列，其电阻r1、r2、r3、r4、r5、r6、r7、r8的阻值分别为1千欧、2千欧、4千欧、8千欧、16千欧、32千欧、64千欧、128千欧，电容为5pf，根据可编程逻辑器件中存储的数字信号，从d0至d7输入，使用模拟示波器获得图8所示的的波形图，从左向右依次为三角波、正弦波、锯齿波、方波，由此可见，包含八阶电阻阵列的此电路，已经基本可以实现生成任意波形的功能，此电路还可根据具体需求进一步的调整电阻阵列的规模，满足对精度需求。

上述提及的信号生成模块实现的数模电路为并行形式类型，而常见的数模转换集成器件从数据接口上分为串行形式和并行形式两种数字信号。串行形式接口常见的有i2c、spi；可在该信号生成模块中再增加一个串并转换电路，以实现数字接口从串行形式转换成并行形式，减少可编程逻辑器件数字接口侧的接线数量。

图11是本发明实施例四的波形产生电路的结构示意图。图12是本发明实施例四的信号生成模块的电路示意图。

如图11、12所示，其中，该信号生成模块222还包括串并转换电路221，串并转换电路221设置在可编程逻辑器件100和信号生成模块222的电阻阵列之间。该串并转换电路221将从可编程逻辑器件100接收到的串行形式的数字信号转换成并行形式的数字信号。通过该信号生成模块222的电阻将该并行形式的数字信号转化为转化为相应的模拟信号，再通过信号生成模块222中的电容滤波，来使得到的模拟信号波形平滑。

具体地，该串并转换电路221包括一个移位寄存器和一个锁存器，锁存器的位宽与电阻并联的个数相对应。通过vcc和gnd为串并转换电路供电，ck1和ck2分别为移位寄存器和锁存器提供时钟信号，rst为移位寄存器提供复位信号，sqh为串行输入输出信号，ep为锁存器提供使能信号，vin提供串行形式的数字信号给移位寄存器，移位寄存器将接收到的串行形式的数字信号存储在内部的寄存器中，并通过锁存器保持其寄存器中的串行形式的数字信号，由锁存器使能信号触发锁存器，锁存器将其中保持的串行形式的数字信号对应输出给并行输出端qa、qb、qc、qd、qe、qf、qg、qh，完成串行形式的数字信号到并行形式的数字信号的转换，再将转换后的并行形式的数字信号对应接入电阻阵列中，数据组dh至da顺次从r1至r8电阻一端灌入电阻阵列，顺序不可颠倒，最终输出端为vout，即可实现此波形产生电路的串行形式的数字信号输入的应用。

本发明提供的波形产生电路，可以根据具体需求来设置对应的电阻阵列和电容，从而在满足应用场合的同时，成本上可以有明显下降。

本发明提供的任意波形发生装置，因为应用了上述波形产生电路，成本上可有明显下降，并能满足应用场合的需求。

此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。

同时，应当理解，示例实施例被提供，以使本公开是全面的，并将其范围充分传达给本领域技术人员。很多特定细节(例如特定部件、设备和方法的示例)被给出以提供对本公开的全面理解。本领域技术人员将明白，不需要采用特定细节，示例实施例可以以很多不同的形式被实施，并且示例实施例不应被理解为限制本公开的范围。在一些示例实施例中，众所周知的设备结构以及众所周知的技术没有详细描述。

当一元件或层被提及为在另一元件或层“上”、“被接合到”、“被连接到”或“被联接到”另一元件或层时，其可直接在另一元件或层上、被直接接合、连接或联接到另一元件或层，或者可存在中间元件或层。相比之下，当一元件被提及为“直接”在另一元件或层“上”、“直接被接合到”、“直接被连接到”或“直接被联接到”另一元件或层时，可不存在中间元件或层。用于描述元件之间关系的其它词语应该以相似方式被解释(例如，“之间”与“直接在之间”，“邻近”与“直接邻近”等)。如在此使用的，术语“和/或”包括一个或更多关联的所列项目中的任一或全部组合。

虽然术语第一、第二、第三等在此可被用于描述各个元件、部件、区域、层和/或区段，但是这些元件、部件、区域、层和/或区段不应该被这些术语限制。这些术语可仅用于将一个元件、部件、区域、层或区段与另一元件、区域、层或区段区分开。诸如“第一”、“第二”的术语和其它数值术语当在此使用时不意味着次序或顺序，除非上下文明确指出。因而，下面讨论的第一元件、部件、区域、层或区段可被称为第二元件、部件、区域、层或区段，而不背离示例实施例的教导。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。