编码方法、装置和存储介质以及编码器与流程

本公开涉及数据处理领域，具体地，涉及一种编码方法、装置和存储介质以及编码器。
背景技术：
：编码是信息从一种形式或格式转换为另一种形式的过程，是用预先规定的方法将文字、数字或其它对象编成数码，或将信息、数据转换成规定的电脉冲信号。编码在电子计算机、电视、遥控和通讯等方面广泛使用。在软件无线电领域，turbo编码作为一种高性能、高效率的信道编码方案，被广泛采用，如lte(longtermevolution，长期演进)网络中的共享业务信道中的数据编码，nb-iot(narrowbandinternetofthings，窄带物联网)中的上行业务信道中的数据编码等。在通过现有技术进行编码的过程中，发明人发现：在进行编码运算时，编码器需要依次对待编码数据中每个数据比特都进行一次编码运算，并在每个数据比特都运算完成后得到编码结果。由于编码运算需要进行多次数据计算及寄存器的移位，因此，现有技术中的编码方法会使得编码处理的时间比较长，从而造成编码效率较低的问题。技术实现要素：本公开的目的是提供一种编码方法、装置和存储介质以及编码器，以提高编码效率。为了实现上述目的，一方面，本公开提供一种编码方法，包括：确定当前待编码的多个目标数据比特；确定当前的寄存器状态；根据所述寄存器状态对所述多个目标数据比特进行编码处理。可选地，所述根据所述寄存器状态对所述多个目标数据比特进行编码处理包括：将所述目标数据比特和所述寄存器状态组成查表配置字；根据所述查表配置字查询编码输出表得到对应的编码结果，所述编码输出表包括所述查表配置字与所述编码结果的对应关系。可选地，在所述根据所述查表配置字查询预设编码表得到对应的编码结果前，所述方法还包括：将所述查表配置字作为预设编码算法的输入字进行编码处理得到所述编码结果；根据所述编码结果建立所述编码输出表。可选地，所述根据所述寄存器状态对所述多个目标数据比特进行编码包括：将所述多个目标数据比特和所述寄存器状态作为预设编码算法的输入字进行编码处理得到编码结果。可选地，所述预设编码算法包括：按照由高位到低位的顺序通过第一公式依次对所述输入字中预设数量的第一数据比特进行异或运算得到第一处理结果：所述预设数量与所述目标数据比特的数量相同；通过第二公式对所述输入字中第二数据比特进行异或运算得到第二处理结果：所述第二数据比特为所述输入字中除所述第一数据比特外的其他数据比特；根据所述第一处理结果和所述第二处理结果得到所述编码结果。可选地，所述多个目标数据比特包括4个目标数据比特，所述第一公式包括：w＝a+r0+r1；x＝w+b+r2；y＝x+c+r1；z＝y+d+r0；所述第二公式包括：r0＝a+b+d+r0+r2；r1＝a+c+r0+r1+r2；r2＝b+r0+r1；其中，+表示异或运算，a、b、c、d分别为按照由高位到低位的顺序确定的所述4个第一数据比特，w、x、y、z分别为依次对a、b、c、d进行编码处理后得到的所述第一处理结果；r0、r1、r2分别为所述第二数据比特，r0、r1、r2分别为对r0、r1、r2更新后得到的所述第二处理结果。可选地，在所述根据所述寄存器状态对所述多个目标数据比特进行编码处理后，所述方法还包括：从所述编码处理后的编码结果中确定寄存器更新值，并根据所述寄存器更新值更新所述寄存器状态。另一方面，本公开还提供一种编码装置，包括：比特确定模块，用于确定当前待编码的多个目标数据比特；状态确定模块，用于确定当前的寄存器状态；编码模块，用于根据所述寄存器状态对所述多个目标数据比特进行编码处理。可选地，所述编码模块，用于将所述目标数据比特和所述寄存器状态组成查表配置字，并根据所述查表配置字查询编码输出表得到对应的编码结果，所述编码输出表包括所述查表配置字与所述编码结果的对应关系。可选地，所述装置还包括：运算模块，用于将所述查表配置字作为预设编码算法的输入字进行编码处理得到所述编码结果；建表模块，用于根据所述编码结果建立所述编码输出表。可选地，所述编码模块，用于将所述多个目标数据比特和所述寄存器状态作为预设编码算法的输入字进行编码处理得到编码结果。可选地，所述预设编码算法包括：按照由高位到低位的顺序通过第一公式依次对所述输入字中预设数量的第一数据比特进行异或运算得到第一处理结果：所述预设数量与所述目标数据比特的数量相同；通过第二公式对所述输入字中第二数据比特进行异或运算得到第二处理结果：所述第二数据比特为所述输入字中除所述第一数据比特外的其他数据比特；根据所述第一处理结果和所述第二处理结果得到所述编码结果。可选地，所述多个目标数据比特包括4个目标数据比特，所述第一公式包括：w＝a+r0+r1；x＝w+b+r2；y＝x+c+r1；z＝y+d+r0；所述第二公式包括：r0＝a+b+d+r0+r2；r1＝a+c+r0+r1+r2；r2＝b+r0+r1；其中，+表示异或运算，a、b、c、d分别为按照由高位到低位的顺序确定的所述4个第一数据比特，w、x、y、z分别为依次对a、b、c、d进行编码处理后得到的所述第一处理结果；r0、r1、r2分别为所述第二数据比特，r0、r1、r2分别为对r0、r1、r2更新后得到的所述第二处理结果。可选地，所述装置还包括：更新模块，用于从所述编码处理后的编码结果中确定寄存器更新值，并根据所述寄存器更新值更新所述寄存器状态。第三方面，本公开提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述编码方法。第四方面，本公开提供一种编码器，包括：上述计算机可读存储介质；以及一个或者多个处理器，用于执行所述计算机可读存储介质中的程序。采用上述技术方案，通过确定当前待编码的多个目标数据比特，确定当前的寄存器状态，并根据所述寄存器状态和所述多个目标数据比特进行编码处理。能够结合当前寄存器状态同时对多个数据比特进行编码，从而提高了编码处理的处理速度，减少了编码时间，进而提高了编码效率。本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。附图说明附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：图1是本公开一示例性实施例提供的一种编码方法的流程示意图；图2是本公开一示例性实施例提供的一种编码装置的结构示意图；图3是本公开一示例性实施例提供的另一种编码装置的结构示意图；图4是本公开另一示例性实施例提供的第三种编码装置的结构示意图；图5是本公开一示例性实施例提供的一种编码器的硬件结构示意图。具体实施方式以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。在现有的编码处理中，需要依次对待编码数据中每个数据比特都进行一次编码运算，示例地，待编码数据格式一般为byte，1byte包括8个数据比特(bit)，按照由高位到低位分别记为a、b、c、d、e、f、g以及h，在对该待编码数据进行编码时，可以按照由高位到低位的顺序依次对每个数据比特进行编码，例如，以对数据比特a的编码为例，假设寄存器状态分别为r0、r1和r2，对a进行编码处理得到处理结果a＝a+r1+r2+r0+r2，其中，“+”表示异或运算，在对数据比特a的编码处理完成后，则寄存器状态r0更新为寄存器状态r0＝a^r1^r2，寄存器状态r1更新为寄存器状态r1＝r0(相当于寄存器状态r0进行了移位，即r0移位至了r1)，寄存器状态r2更新为寄存器状态r2＝r1(相当于寄存器状态r1进行了移位，即r1移位至了r2)。在完成对a的编码处理后，依次按照上述编码处理的方式对b、c、d、e、f、g以及h进行编码处理，直至完成对待编码数据的编码。由上可以看出，在对一个数据比特进行编码时，需要进行4次异或运算，3次赋值处理(即3个寄存器状态的更新)，因此，对每个数据比特都进行上述的编码处理，会使得对待编码数据的编码处理的时间较长，从而造成编码效率较低的问题。为了解决上述问题，本公开提供一种编码方法、装置和存储介质以及编码器，能够结合当前寄存器状态同时对多个数据比特进行编码，从而提高了编码处理的处理速度，减少了编码时间，进而提高了编码效率。下面结合具体实施例对本公开进行详细说明。图1为本公开实施例提供的一种编码方法的流程图，如图1所示，该实施例可以应用于turbo编码，该方法的执行主体可以是编码器，该方法包括：s101、确定当前待编码的多个目标数据比特。在本步骤中，可以从待编码数据中按照从高位到低位的顺序确定多个目标数据比特，例如，一个待编码数据一般包括8个数据比特，按照由高位到低位的顺序，记为：abcdefgh其中，a为最高位，h为最低位，在本实施例中，可以选取这8个数据比特中的部分或者全部数据比特作为目标数据比特，在一种可能的实现方式中，可以选取4个数据比特作为目标数据比特，这样，对于1byte的待编码数据来说，只需要进行两次编码处理即可完成对整个待编码数据的编码处理，处理的效率较高，并且在编码处理的过程中，对4个数据比特的编码处理，也不会占用较大的处理资源，从而能够节约系统资源。在本实施例中，可以首先确定最高的4位比特(即a、b、c、d)为目标数据比特，在后续完成对a、b、c、d的编码处理后，则可以继续确定后面4位比特(即e、f、g、h)为目标数据比特。即，先对最高的4位比特进行编码，然后再对后面4位比特进行编码。s102、确定当前的寄存器状态。需要说明的是，该寄存器状态的初始状态可以是0。s103、根据该寄存器状态对该多个目标数据比特进行编码处理。其中，在编码处理完成后，从该编码处理后的编码结果中确定寄存器更新值，并根据该寄存器更新值更新该寄存器状态。从而在后续对待编码数据比特进行编码处理时，根据更新后的寄存器状态对待编码数据比特进行编码处理。在本步骤中，可以通过以下两种方式对该多个目标数据比特进行编码处理：方式一、可以将该目标数据比特和该寄存器状态组成查表配置字，并根据该查表配置字查询编码输出表得到对应的编码结果。其中，该编码输出表包括该查表配置字与该编码结果的对应关系。示例地，以4个目标数据比特为例进行说明，该查表配置字的可以包括4个数据比特(相当于4个目标数据比特)和3个寄存器状态，如该查表配置字格式可以是：b6b5b4b3b2b1b0其中，该查表配置字格式从左至右表示由高位至低位，b6、b5、b4和b3分别是4个数据比特，b2、b1和b0即为三个寄存器状态。参照步骤s201中8个数据比特为例，首先，确定a、b、c、d这4个数据比特为目标数据比特，若当前的寄存器状态为r0、r1和r2，则组成的查表配置字即为：abcdr0r1r2通过该查表配置字查询编码输出表可以得到对应的编码结果：m1m2m3m4r0r1r2其中，m1、m2、m3、m4为上述4个目标数据比特编码后的结果，在编码完成后，确定寄存器更新值为r0、r1、r2，则寄存器状态r0更新为r0，寄存器状态r1更新为r1，寄存器状态r2更新为r2，这样，在完成对a、b、c、d这4个目标数据比特的编码后，确定当前的寄存器状态为r0、r1、r2。在对e、f、g、h进行编码处理完成后，继续确定e、f、g、h这4个数据比特为目标数据比特，并根据该目标数据比特(即数据比特e、f、g、h)以及更新后的寄存器状态(即寄存器状态r0、r1、r2)组成查表配置字，即：efghr0r1r2并通过查询编码输出表即可得到对应的编码结果：m5m6m7m8r0’r1’r2’其中，m5、m6、m7、m8为上述4个目标数据比特e、f、g、h编码后的结果，在编码完成后，确定寄存器更新值为r0’、r1’、r2’，则寄存器状态r0更新为r0’，寄存器状态r1更新为r1’，寄存器状态r2更新为r2’，这样，在完成对e、f、g、h这4个目标数据比特的编码后，确定当前的寄存器状态为r0’、r1’、r2’。需要说明的是，对高位目标数据比特的编码结果位于整个待编码数据的编码结果的低位，对低位目标数据比特的编码结果位于整个待编码数据的编码结果的高位，因此，对上述整个待编码数据abcdefgh的编码输出结果为m5m6m7m8m1m2m3m4更新的寄存器状态为r0’、r1’、r2’。这样，在下一次对待编码的数据比特进行编码处理时，则根据该下一次待编码的数据比特和更新的寄存器状态r0’、r1’、r2’组成查表配置字查询编码输出表即可得到对应的编码结果。下面结合具体的实例对上述描述进行说明。假设编码输出表为：0x00,0x76,0x1b,0x6d,0x3f,0x49,0x24,0x52,0x44,0x32,0x5f,0x29,0x7b,0x0d,0x60,0x16,0x62,0x14,0x79,0x0f,0x5d,0x2b,0x46,0x30,0x26,0x50,0x3d,0x4b,0x19,0x6f,0x02,0x74,0x75,0x03,0x6e,0x18,0x4a,0x3c,0x51,0x27,0x31,0x47,0x2a,0x5c,0x0e,0x78,0x15,0x63,0x17,0x61,0x0c,0x7a,0x28,0x5e,0x33,0x45,0x53,0x25,0x48,0x3e,0x6c,0x1a,0x77,0x01,0x7e,0x08,0x65,0x13,0x41,0x37,0x5a,0x2c,0x3a,0x4c,0x21,0x57,0x05,0x73,0x1e,0x68,0x1c,0x6a,0x07,0x71,0x23,0x55,0x38,0x4e,0x58,0x2e,0x43,0x35,0x67,0x11,0x7c,0x0a,0x0b,0x7d,0x10,0x66,0x34,0x42,0x2f,0x59,0x4f,0x39,0x54,0x22,0x70,0x06,0x6b,0x1d,0x69,0x1f,0x72,0x04,0x56,0x20,0x4d,0x3b,0x2d,0x5b,0x36,0x40,0x12,0x64,0x09,0x7f若待编码数据为0x34(十六进制)，则对应的二进制为00110100，若此时3个寄存器状态为000，则首先确定待编码数据中高4位数据比特为目标数据比特，即0011，则该目标数据比特0011和寄存器状态000组成查表配置字0011000，该查表配置字对应的十进制为24，则从上述编码输出表中第一行第一个输出字按照从左到右的顺序确定第24个输出字为该目标数据比特的编码结果，需要说明的是，上述表中第一行第一个输出值在根据目标数据比特查表确定编码结果时，作为第0个输出字对待，这样，在根据查表配置字0011进行查表时，确定0x00为第0个输出字，0x76为第1个输出字，以此类推，则第24个输出字为0x26，并确定0x26为该目标数据比特0011的编码结果，该0x26换算成二进制为100110，这样，确定该目标数据比特0011对应的编码输出结果为0100，寄存器更新值为110。其次，在完成对0011的编码处理后，继续对00110100中的后4位(0100)进行编码，由于在对0011进行编码后，当前的寄存器状态已经更新为110，因此，根据后4位和当前的寄存器状态组成的编码配置字为0100110，对应的十进制为38，则通过上述编码输出表可得输出字为0x51，二进制为1010001，这样，确定该目标数据比特0011对应的编码输出结果为1010，寄存器更新值为001。在完成对0100的编码后，从而确定待编码数据0x34的编码输出结果为10100100，十六进制为0xa4，寄存器状态为001，并输出该编码输出结果，上述示例只是举例说明，本公开对此不作限定。下面对编码数据表的获取进行说明。在一种可能的实现方式中，在根据该查表配置字查询预设编码表得到对应的编码结果前，可以将该查表配置字作为预设编码算法的输入字进行编码处理得到该编码结果，并根据该编码结果建立该编码输出表。示例地，继续以按照由高位到低位的顺序选取4个数据比特作为目标数据比特进行说明。其中，该预设编码算法包括：按照由高位到低位的顺序通过第一公式依次对该输入字中预设数量的第一数据比特进行异或运算得到第一处理结果：该预设数量与该目标数据比特的数量相同；通过第二公式对该输入字中第二数据比特进行异或运算得到第二处理结果，并根据该第一处理结果和该第二处理结果得到该编码结果，该第二数据比特为该输入字中除该第一数据比特外的其他数据比特。该第一公式可以包括：w＝a+r0+r1；x＝w+b+r2；y＝x+c+r1；z＝y+d+r0；该第二公式可以包括：r0＝a+b+d+r0+r2；r1＝a+c+r0+r1+r2；r2＝b+r0+r1；其中，+表示异或运算，a、b、c、d分别为按照由高位到低位的顺序确定的该4个第一数据比特，w、x、y、z分别为依次对a、b、c、d进行编码处理后得到的该第一处理结果；r0、r1、r2分别为该第二数据比特，r0、r1、r2分别为对r0、r1、r2更新后得到的该第二处理结果。例如，由于查表配置字包括7个数据比特，则相应的输入字包括27＝128种可能的输入字，对应的编码数据表包括128个输出字，则在建立编码输出表时，对每一种可能的输入字通过上述第一公式和第二公式进行编码运算得到对应的输出字。以输入字为0x11为例进行说明，该0x11的二进制为00010001，即预留位0010001其中，预留位默认为0，假设除预留位之外的最高位到最低位依次为b6、b5、b4、b3、b2、b1、b0；则b6为0、b5为0、b4为1、b3为0、b2为0、b1为0，b0为1，在本示例中，通过第一公式对b6、b5、b4、b3进行编码运算：首先对b6进行编码运算得到w：w＝0+0+0＝0；然后对b5进行编码运算得到x：x＝0+0+1＝1接着对b4进行编码运算得到y：y＝1+1+0＝0最后对b3进行编码运算得到z：z＝0+0+0＝0。通过第二公式对r2、r1、r0进行编码计算:首先，对b2进行编码计算得到r0：r0＝0+0+0+0+1＝1；其次，对b1进行编码计算得到r1：r1＝0+1+0+0+1＝0；最后，对b2进行编码计算得到r2：r2＝0+0+0＝0。需要说明的是，本公开对上述通过第一公式对b6、b5、b4、b3进行编码运算和通过第二公式对r2、r1、r0进行编码运算的顺序不作限定，可以先通过第一公式对b6、b5、b4、b3进行编码运算，再通过第二公式对r2、r1、r0进行编码运算，也可以先通过第二公式对r2、r1、r0进行编码运算，再通过第一公式对b6、b5、b4、b3进行编码运算，当然，也可以同时进行编码运算。另外，对于上述b6、b5、b4、b3，高位数据比特的运算结果位于编码结果的低位，低位数据比特的运算结果位于编码结果的高位，也就是说，对于上述b6、b5、b4、b3、b2、b1、b0编码后的输出字为zyxwr0r1r2在本示例中，编码后的输出字即为0010100，十六进制为0x14，则确定0x11的编码结果为0x14，由于0x11对应的十进制为17，则确定0x11对应的编码结果0x14位于编码输出表中的第17位(由第0位起算)，以此类推，对128种可能的输入字中每个输入字都进行上述运算，即可得到该编码输出表，这样，在后续进行编码处理时，只需要根据4个目标数据比特和3个寄存器状态组成的查表配置字查询该编码输出表即可得到对应的编码结果。采用上述方式一，由于通过查表即可得到多个目标数据比特对应的编码结果，无需进行编码运算，使得编码处理的处理速度相对于现有技术大大提高，从而提高了编码效率。方式二：将该多个目标数据比特和该寄存器状态作为预设编码算法的输入字进行编码处理得到编码结果。在本方式中，实质是在编码处理时，采用与上述获取编码输出表中相同的预设编码算法进行编码处理，其具体过程可以参考上述获取编码输出表中关于预设编码算法的描述，此处不再赘述，在编码处理完成后，从编码结果中确定寄存器更新值，并根据该寄存器更新值更新寄存器状态。采用本方式二，无需进行查表，而是直接对多个目标数据比特进行编码运算，相对于现有技术中对数据比特一个一个进行编码运算，同样提高了编码处理的处理速度，从而提高了编码效率。采用上述方法，能够结合当前寄存器状态同时对多个数据比特进行编码，从而提高了编码处理的处理速度，减少了编码时间，进而提高了编码效率。图2为本公开实施例提供的一种编码装置的结构示意图，如图2所示，该装置可以应用于编码器，该装置包括：比特确定模块201，用于确定当前待编码的多个目标数据比特；状态确定模块202，用于确定当前的寄存器状态；编码模块203，用于根据该寄存器状态对该多个目标数据比特进行编码处理。可选地，该编码模块203，用于将该目标数据比特和该寄存器状态组成查表配置字，并根据该查表配置字查询编码输出表得到对应的编码结果，该编码输出表包括该查表配置字与该编码结果的对应关系。可选地，如图3所示，该装置还包括：运算模块204，用于将该查表配置字作为预设编码算法的输入字进行编码处理得到该编码结果；建表模块205，用于根据该编码结果建立该编码输出表。可选地，该编码模块203，用于将该多个目标数据比特和该寄存器状态作为预设编码算法的输入字进行编码处理得到编码结果。可选地，该预设编码算法包括：按照由高位到低位的顺序通过第一公式依次对该输入字中预设数量的第一数据比特进行异或运算得到第一处理结果：该预设数量与该目标数据比特的数量相同；通过第二公式对该输入字中第二数据比特进行异或运算得到第二处理结果：该第二数据比特为该输入字中除该第一数据比特外的其他数据比特；根据该第一处理结果和该第二处理结果得到该编码结果。可选地，该多个目标数据比特包括4个目标数据比特，该第一公式包括：w＝a+r0+r1；x＝w+b+r2；y＝x+c+r1；z＝y+d+r0；该第二公式包括：r0＝a+b+d+r0+r2；r1＝a+c+r0+r1+r2；r2＝b+r0+r1；其中，+表示异或运算，a、b、c、d分别为按照由高位到低位的顺序确定的该4个第一数据比特，w、x、y、z分别为依次对a、b、c、d进行编码处理后得到的该第一处理结果；r0、r1、r2分别为该第二数据比特，r0、r1、r2分别为对r0、r1、r2更新后得到的该第二处理结果。可选地，如图5所示，该装置还包括：更新模块206，用于从该编码处理后的编码结果中确定寄存器更新值，并根据该寄存器更新值更新该寄存器状态。采用上述装置，能够结合当前寄存器状态同时对多个数据比特进行编码，从而提高了编码处理的处理速度，减少了编码时间，进而提高了编码效率。关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。图5为本公开示例性实施例示出的一种编码器500的框图。如图5所示，该编码器500可以包括：处理器501，存储器502，多媒体组件503，输入/输出(i/o)接口504，以及通信组件505。其中，处理器501用于控制该编码器500的整体操作，以完成上述该编码方法中的全部或部分步骤。存储器502用于存储各种类型的数据以支持在该编码器500的操作，这些数据例如可以包括用于在该编码器500上操作的任何应用程序或方法的指令，以及应用程序相关的数据。该存储器502可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，例如静态随机存取存储器(staticrandomaccessmemory，简称sram)，电可擦除可编程只读存储器(electricallyerasableprogrammableread-onlymemory，简称eeprom)，可擦除可编程只读存储器(erasableprogrammableread-onlymemory，简称eprom)，可编程只读存储器(programmableread-onlymemory，简称prom)，只读存储器(read-onlymemory，简称rom)，磁存储器，快闪存储器，磁盘或光盘。多媒体组件503可以包括屏幕和音频组件。其中屏幕例如可以是触摸屏，音频组件用于输出和/或输入音频信号。例如，音频组件可以包括一个麦克风，麦克风用于接收外部音频信号。所接收的音频信号可以被进一步存储在存储器502或通过通信组件505发送。音频组件还包括至少一个扬声器，用于输出音频信号。i/o接口504为处理器501和其他接口模块之间提供接口，上述其他接口模块可以是键盘，鼠标，按钮等。这些按钮可以是虚拟按钮或者实体按钮。通信组件505用于该编码器500与其他设备之间进行有线或无线通信。无线通信，例如wi-fi，蓝牙，近场通信(nearfieldcommunication，简称nfc)，2g、3g或4g，或它们中的一种或几种的组合，因此相应的该通信组件505可以包括：wi-fi模块，蓝牙模块，nfc模块。在一示例性实施例中，编码器500可以被一个或多个应用专用集成电路(applicationspecificintegratedcircuit，简称asic)、数字信号处理器(digitalsignalprocessor，简称dsp)、数字信号处理设备(digitalsignalprocessingdevice，简称dspd)、可编程逻辑器件(programmablelogicdevice，简称pld)、现场可编程门阵列(fieldprogrammablegatearray，简称fpga)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述所述的编码方法。在另一示例性实施例中，还提供了一种包括程序指令的计算机可读存储介质，例如包括程序指令的存储器502，上述程序指令可由编码器500的处理器501执行以完成上述所述的编码方法。以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。当前第1页12