本发明涉及电路领域，尤其涉及一种采样电路和方法。
背景技术：
现有采样电路由多个通道构成，每个通道由混频器、低通滤波器和ADC构成。在信号所含子带个数较少的情况下，采样电路的硬件实现成本较低并且能够很好的完成信号采样任务，当输入信号所含子带个数较多时，就会产生很多问题。首先，会导致硬件成本的增加；其次，硬件电路设计需要更周全的考虑散热、电磁兼容等问题，增加了电路设计的难度；另外，传统的多通道采样电路的结构灵活性很差，当输入信号所含有的子带个数增加或减少时需要相应的增加或减少采样通道的个数，从而降低了该采样电路所适用的场景和范围。
针对上述问题，目前尚未提出有效的解决方案。
技术实现要素：
针对现有技术中的缺陷，本发明提出一种采样电路和方法，避免了随着子带数量的增加带来的硬件成本问题，并且只需要一个采样通道就可以实现采样并输出多路采样序列，提高了采样的灵活性，具有更好的适用范围。
根据本发明的一个方面，提供了一种采样电路，包括第一乘法器、第二乘法器、存储器、滤波器和ADC；
其中，第一乘法器用于对输入信号进行混频处理得到第一信号，并将第一信号发送到存储器；
存储器用于对第一信号进行存储并且将第一信号发送到第二乘法器；
第二乘法器用于对第一信号进行频谱搬移处理得到第二信号，并将第二信号发送到滤波器；
滤波器用于对第二信号进行滤波处理得到第三信号，并将第三信号发送到ADC；
ADC用于对第三信号进行模数转换得到采样序列。
进一步地，上述技术方案中，第一乘法器用于对输入信号进行实时混频并得到第一信号，存储器用于对来自第一乘法器的第一信号进行实时存储。
进一步地，以时间T为周期，存储器在每个周期内将存储的第一信号整体发送至第二乘法器；第二乘法器在每个周期内均进行频谱搬移处理，其中，在每个周期内，第二乘法器选择一个频率范围，并将该选择的频率范围内的第一信号搬移到目标频率范围内。
进一步地，根据本发明的上述采样电路，在多个周期内进行频谱搬移时，第二乘法器按照频率上距离基带频率由近到远的顺序，优先选择更接近基带频率的频率范围；在进行频谱搬移时，将所选择频率范围内的第一信号朝向基带频率处搬移；滤波器为低通滤波器。
进一步地，存储器与第二乘法器通过定时开关连接；定时开关在每个周期内开始时导通一次；并且，第二乘法器在每个周期内，对当前周期内接收的第一混频信号进行频谱搬移；ADC用于在每个周期内，对当前周期内经滤波器滤波得到的第三信号进行采样，得到一个采样序列。
进一步地，第一乘法器通过将输入信号与一个混频函数相乘，完成混频处理。
进一步地，ADC的采样频率大于等于混频频率。
根据本发明的另一方面，提供了一种信号采样方法，包括；
对输入信号进行混频处理得到第一信号，并将所述第一信号发送到存储器进行存储；
在每个周期内，对由所述存储器存储的所述第一信号进行如下处理：对存储的所述第一信号进行频谱搬移处理得到第二信号，对所述第二信号进行滤波得到第三信号，对所述第三信号进行模数转换得到采样序列。
其中，在对存储的所述第一信号进行频谱搬移处理得到第二信号包括时，在每个周期内，选择一个频率范围，并将该选择的频率范围内的第一信号搬移到目标频率范围内。
可选地，在所述多个周期内，按照频率上距离基带频率由近到远的顺序，优先选择更接近基带频率的频率范围；在进行频谱搬移时，将所选择频率范围内的第一信号朝向基带频率处搬移；对所述第二信号进行的滤波为低通滤波。
借助于本发明的技术方案：
(1)输入信号仅仅进行一次混频之后的第一信号保存在存储器中可供反复使用，克服了多通道采样电路中各个通道的混频之后的信号具有不同暂态的问题。
(2)本发明通过单通道的采样电路就能够输出多路采样信号，与传统的多通道采样电路相比，本发明的采样电路大大降低了硬件电路的成本和设计复杂度，并且本发明提出的采样电路并不局限于物理结构上的多路设计，从而能够应用于各种应用场景，具有更好的灵活性和更广的适用性；
(3)通过频谱搬移信号将所选择频率范围内的第一信号朝向基带频率处搬移，使得ADC采样速率仍旧与多通道采样电路中ADC的采样速率相同，并不以ADC采样速率的增加为代价。
附图说明
图1为根据本发明实施例的一种采样电路图。
具体实施方式
下面将结合附图对本发明技术方案进行详细的描述，以下实施例仅用于更加清楚地说明本发明的技术方案，因此只是作为示例，而不能以此来限制本发明的保护范围。
图1为根据本发明实施例的一种采样电路图。
结合图1，一种采样电路，包括第一乘法器101、第二乘法器106、存储器102、低通滤波器104和ADC 105；
其中，第一乘法器101用于对输入信号x(t)进行混频处理得到第一信号z(t)，并将第一信号z(t)发送到存储器102；
存储器102用于对第一信号z(t)进行存储并且将第一信号z(t)发送到第二乘法器106；
第二乘法器106用于对第一信号z(t)进行频谱搬移处理得到第二信号Ci(t)，并将第二信号Ci(t)发送到低通滤波器104；
低通滤波器104用于对第二信号Ci(t)进行滤波处理得到第三信号，并将第三信号发送到ADC 105；
ADC 105用于对第三信号进行模数转换得到采样序列yi(n)。
进一步地，在一个实施例中，第一乘法器101用于对输入信号x(t)进行实时混频并得到第一信号z(t)，即输入信号函数x(t)在第一乘法器101中与混频函数p(t)相乘得到第一信号z(t)并且存储器对来自第一乘法器101的第一信号z(t)进行实时存储。可以理解的是，输入信号x(t)经过一次混频之后存储在存储器102中，可反复使用。
进一步地，根据本发明实施例的采样电路，以时间T为周期，存储器102在每个周期内将存储的第一信号z(t)整体发送至第二乘法器106；第二乘法器106在每个周期内均进行频谱搬移处理，其中，在每个周期T内，第二乘法器106选择一个频率范围，并将该选择的频率范围内的第一信号z(t)搬移到目标频率范围内。
进一步地，根据本发明实施例的采样电路，在多个周期内进行频谱搬移时，第二乘法器106按照频率上距离基带频率由近到远的顺序，优先选择更接近基带频率的频率范围；在进行频谱搬移时，将所选择频率范围内的第一信号朝向基带频率处搬移。例如，第一信号z(t)的最高频率为100HZ,基带频率范围为0-10HZ，那么我们可以把第一信号z(t)按照频率分为10个频段，0-10HZ、10-20HZ、......、90-100HZ。在每个周期内，第二乘法器106可以选择1个频段，将该频段内的第一信号搬移至基带频率0-10HZ处。在一个实施例中，第二乘法器106可以按照频率由低到高的顺序，在多个周期内依次选择频段10-20HZ、20-30HZ、......、90-100HZ到。在另一个实施例中，第二乘法器106也可以按照其他的方式，或者完全随机地从10个频段中选择每个周期需要搬移的频段。
进一步地，在一个实施例中，存储器102与第二乘法器106通过定时开关103连接；定时开关103在每个周期T内开始时导通一次；并且，第二乘法器106在每个周期T内，对当前周期内接收的第一信号在z(t)进行频谱搬移；即定时开关T导通后第一信号z(t)在第二乘法器中与频谱搬移信号qi(t)相乘得到第二信号Ci(t)，将所选择频率范围内的第一信号z(t)搬移到基带频率处，低通滤波器104对搬移到基带频率处的信号Ci(t)进行滤波得到第三信号。
可以理解的是，定时开关闭合后，将存储在存储器102中的第一信号z(t)整体发送至第二乘法器106，第二乘法器106按照频率上距离基带频率由近到远的顺序，优先选择更接近基带频率的频率范围，依次往基带频率处搬移，然后将搬移到基带频率处的第二信号通过低通滤波器104滤波。
ADC 105用于在每个周期内，对当前周期内经低通滤波器104滤波得到的第三信号进行模数转换，得到一个采样序列y1[n]。
根据本发明的实施例的上述技术方案类推，在时间[(i-1)T，iT](i＝1,2,…,k)内第一信号z(t)与频谱搬移信号qi(t)相乘得到第二信号ci(t)，通过低通滤波器104滤波和ADC 105模数转换得到采样序列yi[n]。
根据本发明的实施例，还提供了一种信号采样方法。
根据本发明的信号采样方法包括；
对输入信号进行混频处理得到第一信号，并将所述第一信号发送到存储器进行存储；
在每个周期内，对由所述存储器存储的所述第一信号进行如下处理：(1)对存储的所述第一信号进行频谱搬移处理得到第二信号，(2)对所述第二信号进行滤波得到第三信号，(3)对所述第三信号进行模数转换得到采样序列。
其中，在对存储的所述第一信号进行频谱搬移处理得到第二信号包括时，在每个周期内，选择一个频率范围，并将该选择的频率范围内的第一信号搬移到目标频率范围内。
可选地，在所述多个周期内，按照频率上距离基带频率由近到远的顺序，优先选择更接近基带频率的频率范围；在进行频谱搬移时，将所选择频率范围内的第一信号朝向基带频率处搬移；对所述第二信号进行的滤波为低通滤波。
下面将结合傅里叶变换及相关矩阵知识对采样电路输入信号的频域和采样之后信号重构的频域进行分析：
输入信号x(t)与混频函数p(t)相乘得到混频信号z(t)，ch表示傅里叶级数系数，fp是混频频率，其傅里叶变换为：
混频信号z(t)与qi(t)相乘得到信号ci(t)，在时域中表示为其傅里叶变换为：
低通滤波和采样之后得到离散采样值yi[n]，假设低通滤波器的频率响应为理想的矩形函数，定义采样频率区间：
则采样序列只包含了位于频率区间Fs的频谱采样值。因此，采样序列yi[n]的离散时间傅里叶转换(Discrete Time Fourier Transform，DTFT)为：
其中，fnyq表示奈奎斯特频率，h0表示以fp为平移单位长度将X(f)的最高频率fnyq/2平移h0次后恰好落在基带频率区间F0上，但平移h0+1次后便超出频率区间F0，也即：
(4)式中，和ch都可以通过计算得出，只有X(f)是未知的，因此(3)式是信号x(t)重构的关键。方便起见，将(3)式写作下面的矩阵形式：
y(f)＝Az(f) (6)
其中，y(f)是一个长度为k+1的向量，第i项z(f)是一个长度为H＝2h0+1的向量，其第i项为：
0≤i≤H-1。令则：
A＝[C0,...,Ck-1]T (8)
进一步可以将(6)式展开为下面的矩阵形式：
混频函数p(t)的傅里叶级数系数ch的计算是本领域人员知晓的，本文不再详述。
综上所述，输入信号仅仅进行一次混频之后的第一信号保存在存储器中可供反复使用，克服了多通道采样电路中各个通道的混频之后的信号具有不同暂态的问题；通过频谱搬移信号将所选择频率范围内的第一信号朝向基带频率处搬移，使得ADC采样速率仍旧与多通道采样电路中ADC的采样速率相同，并不以ADC采样速率的增加为代价；采样电路相比多通道采样速率大大削减了硬件电路的成本和设计复杂度。
本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。