本实用新型涉及输入输出电路领域,尤其涉及一种输入输出驱动电路。
背景技术:
集成电路(IC)与外界进行信号传输的电路称为IO(input&output)电路。IO电路一般由实现输出功能的驱动电路和实现输入功能的接收电路组成。由于IO外部的负载电容的容值未知,有可能变化范围很大,导致IO的驱动电路的输出信号的翻转时间可能也会随着负载电容的变化而变化。而有些IO电路对输出信号的翻转时间的变化范围有明确的规定,此时就可能会满足不了这些规定。
比如USB1.1的Low speed mode(低速模式)的外部电容的变化范围就要达到200pf~600pf,上升下降时间需要达到75~300ns,这样留给其他参数变化的空间就非常小了。
图1示出了现有的一种IO驱动电路。如图1所示,芯片内包括有输出晶体管MN11、MP11和前级的PMOS和NMOS预驱动电路(pre-driver)。
MP11的gate节点称为N11,MN11的gate节点称为N21。
当N11=0,N21=0时,MP11打开,MN11关闭,电源端VDD通过MP11的导通电阻RMP11对输出引脚IO上的外部负载电容CL1充电,输出引脚IO上的信号从0往VDD开始按照的速度往上升。
当N11=VDD,N21=VDD时,MP1关闭,MN1打开,接地端VSS通过MN11的导通电阻RMN11对输出引脚IO上的外部负载电容CL1放电,输出引脚IO上的信号从VDD往0开始按照的速度往下降。
可见其上升和下降的速度都和外部负载电容CL1是强烈相关的。如果外部负载电容CL变化范围很大,将导致上升下降时间变化范围很大。由于一些IO对驱动电路的输出翻转时间的变化范围要求比较小,而输出端负载电容的变化范围又比较大,如果采用常规做法,因为输出翻转时间会随输出端负载电容的变化而变化,这样留给工艺角、电压、温度范围的变化余度就比较小,可能很难保证所有工艺角,电压,温度范围都满足要求。
技术实现要素:
本实用新型的目的之一在于提供一种输入输出驱动电路,其输出信号的上升和下降时间(或称翻转时间)不随外部负载电容的变化而变化。
为了解决上述问题,根据本实用新型的一个方面,本实用新型提供一种输入输出驱动电路,其包括:输出引脚;电源端;接地端;第一输出驱动晶体管,其源极与电源端相连,其漏极与输出引脚相连;第一电容,其连接于输出引脚和第一输出驱动晶体管的栅极之间;第二输出驱动晶体管,其源极与接地端相连,其漏极与输出引脚相连;第二电容,其连接于输出引脚和第二输出驱动晶体管的栅极之间;第一预驱动电路,其输入端接收输入信号,其输出端与第一输出驱动晶体管的栅极相连;第二预驱动电路,其输入端接收输入信号,其输出端与第二输出驱动晶体管的栅极相连。
进一步的,第一输出驱动晶体管为PMOS晶体管,第二输出驱动晶体管为NMOS晶体管。
进一步的,第一预驱动电路包括第二PMOS晶体管、第二NMOS晶体管和第一电流源,其中,第二PMOS晶体管的源极与电源端相连,第二NMOS晶体管的漏极与第二PMOS晶体管的漏极相连,并作为第一预驱动电路的输出端,第二NMOS晶体管的源极与第一电流源的输入端相连,第一电流源的输出端与接地端相连,第二PMOS晶体管的栅极和第二NMOS晶体管的栅极相连,并作为第一预驱动电路的输入端。
进一步的,第二预驱动电路包括第三PMOS晶体管、第三NMOS晶体管和第二电流源,其中,第二电流源的输入端与电源端相连,第三PMOS晶体管的源极与第二电流源的输出端相连,第三NMOS晶体管的漏极与第三PMOS晶体管的漏极相连,并作为第二预驱动电路的输出端,第三NMOS晶体管的源极与接地端相连,第三PMOS晶体管的栅极和第三NMOS晶体管的栅极相连,并作为第二预驱动电路的输入端。
进一步的,所述输入输出驱动电路位于集成电路内。
进一步的,在输入信号INPUT由低电平转高电平的瞬间,第二NMOS晶体管开启,第二PMOS晶体管关闭,第三NMOS晶体管开启,第三PMOS晶体管关闭,在输入信号INPUT由高电平转低电平的瞬间,第二NMOS晶体管关闭,第二PMOS晶体管开启,第三NMOS晶体管关闭,第三PMOS晶体管开启。
进一步的,所述输出引脚连接有外部负载电容。
与现有技术相比,本实用新型中,输出信号的上升和下降时间(或称翻转时间)与外部负载电容无关,这样留给工艺角,电压,温度范围的变化余度就比较大,更容易保证所有工艺角,电压,温度范围都满足要求。
【附图说明】
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。其中:
图1示出了现有的一种输入输出驱动电路的电路图;
图2为本实用新型中的输入输出驱动电路在一个实施例中的电路图。
【具体实施方式】
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本实用新型至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。
图1示出了本实用新型中的输入输出驱动电路在一个实施例中的电路结构图。所述输入输出驱动电路位于一个集成电路(或称芯片)内。本实用新型中的输入输出驱动电路的输出信号的上升和下降时间(或称翻转时间)与外部负载电容无关,这样留给工艺角,电压,温度范围的变化余度就比较大,更容易保证所有工艺角,电压,温度范围都满足要求。
所述输入输出驱动电路包括:所述集成电路的输出引脚IO,所述输出引脚连接有外部负载电容CL;电源端VDD;接地端;第一输出驱动晶体管MP1,其源极与电源端VDD相连,其漏极与输出引脚IO相连;第一电容C1,其连接于输出引脚IO和第一输出驱动晶体管MP1的栅极(该节点可以被称为N1节点)之间;第二输出驱动晶体管MN1,其源极与接地端相连,其漏极与输出引脚IO相连;第二电容C2,其连接于输出引脚IO和第二输出驱动晶体管MN1的栅极(该节点可以被称为N2节点)之间;第一预驱动电路210,其输入端接收输入信号INPUT,其输出端与第一输出驱动晶体管MP1的栅极相连;第二预驱动电路220,其输入端接收输入信号,其输出端与第二输出驱动晶体管MN1的栅极相连。第一输出驱动晶体管为PMOS(P-channel Metal Oxide Semiconductor)晶体管,第二输出驱动晶体管为NMOS(N-channel Metal Oxide Semiconductor)晶体管。
第一预驱动电路210包括第二PMOS晶体管MP2、第二NMOS晶体管MN2和第一电流源I1。其中,第二PMOS晶体管MP2的源极与电源端VDD相连,第二NMOS晶体管MN2的漏极与第二PMOS晶体管MP2的漏极相连,并作为第一预驱动电路210的输出端,第二NMOS晶体管MN2的源极与第一电流源I1的输入端相连,第一电流源I2的输出端与接地端相连,第二PMOS晶体管MP2的栅极和第二NMOS晶体管MN2的栅极相连,并作为第一预驱动电路210的输入端。
第二预驱动电路220包括第三PMOS晶体管MP3、第三NMOS晶体管MN3和第二电流源I2。其中,第二电流源I2的输入端与电源端VDD相连,第三PMOS晶体管MP3的源极与第二电流源I2的输出端相连,第三NMOS晶体管MN3的漏极与第三PMOS晶体管MP3的漏极相连,并作为第二预驱动电路220的输出端,第三NMOS晶体管MN3的源极与接地端相连,第三PMOS晶体管MP3的栅极和第三NMOS晶体管MN3的栅极相连,并作为第二预驱动电路220的输入端。第一预驱动电路210的输入端和第二预驱动电路220的输入端相连。
下面就来分析一下本实用新型中的输入输出驱动电路是如何实现翻转时间不随外部电容负载变化而变化的。
在输入信号INPUT由低电平转高电平的瞬间,第二NMOS晶体管MN2开启,第二PMOS晶体管MP2关闭,第三NMOS晶体管MN3开启,第三PMOS晶体管MP3关闭。由于第三NMOS晶体管MN3的导通电流不受恒流源的限流,所以其电流可以非常大,导致节点N2瞬间被拉为低low,第二输出驱动晶体管MN1关闭。但是由于MN2的导通电流受第一电流源I1的限流,使得节点N1被慢慢拉为低(low),从而第一输出驱动晶体管MP1会被慢慢地打开,其速度可以这样考量:
此时在节点N1与接地端VSS之间会形成一条电流为I1(第一电流源I1的电流值)的放电通路,通过电容充放电的公式可得:
I1×t=C1×(VN1-VIO) (1),
其中C1为第一电容的电容值,VN1为节点N1的电压值,VIO为输出引脚IO的电压值,
通过MP1的共源级放大公式可得:
VIO=-VN1×(gMP1×Rout) (2)
其中gMP1为MP1的跨导,Rout为MP1的输出电阻,
联立方程(1)和(2),可得:
其中就是输出引脚的输出信号的上升时间,可见其只和第一电流源的电流值I1与第一电容C1有关,与外部电容负载CL无关。
同理可得输出引脚的输出信号的下降时间只和第二电流源的电流值I2与第二电容C2有关,与外部电容负载CL无关。
由此可知,只要电路内部设计好I1、I2、C1、C2,就可以固定住输出引脚IO的上升下降时间,使其不随CL的改变而改变。
需要指出的是,熟悉该领域的技术人员对本实用新型的具体实施方式所做的任何改动均不脱离本实用新型的权利要求书的范围。相应地,本实用新型的权利要求的范围也并不仅仅局限于前述具体实施方式。