一种抗辐射加固的主从触发器及计数器链的制作方法

本实用新型涉及微电子技术领域。更具体地，涉及一种抗辐射加固的主从触发器及计数器链。

背景技术：

随着科学技术的迅猛发展，越来越多的电子元器件和电子设备需要在辐射环境中使用。电子设备中的一些元器件在受到外部环境中的辐射及光照等因素影响时，容易导致一些电参数发生改变，严重时甚至可能会导致一些电子元器件功能失效，进而使电子设备不能正常工作和运行。

目前，CMOS电路广泛应用于卫星核武等辐射环境中。CMOS电路对辐射尤其敏感，常规工艺生产的未经加固的CMOS电路的抗辐射总剂量辐射能力低于1×10⁴rad(Si)，如果超过这个剂量就会造成元器件的损伤，导致其不能正常工作。而长寿命卫星沿其轨道运行时，受到的辐射总剂量可达5×10⁵rad(Si)，显然，不经过抗辐射加固的CMOS电路不能满足长寿命卫星和核辐射环境下的使用要求，因此必须对CMOS电路进行抗辐射加固。

普通的芯片在辐射环境下会产生一些由辐射导致的效应，包括总剂量效应和单粒子效应。空间中还存在着很多高能带电粒子，高能粒子入射到半导体器件或集成电路芯片中时产生高密度的电子空穴对，这些电子空穴对能够被器件敏感的反偏PN结所收集，从而使电路逻辑状态发生翻转、或者诱发寄生结构导通造成器件本身永久性损伤。造成航天器器件单粒子效应的高能带电粒子主要是高能质子和高能重离子。随着集成电路尺寸的减小和氧化层厚度的减薄，单粒子现象越来越受到研究人员的重视，这些单粒子效应包括单粒子翻转、单粒子瞬态、单粒子锁定、单粒子烧毁、单粒子栅击穿和单粒子功能中断等。

随着CMOS电路尺寸的不断缩小，单粒子效应对集成电路的影响逐渐成为了辐射环境对集成电路影响的主要原因，尤其是时序电路部分，很容易受到辐射的影响而无法正常工作。时序电路中的核心模块是主从触发器甚至是触发器链即计数器链，其版图结构多是密集排布，且其内部的基础逻辑门结构未经过任何处理，属于电路敏感区，在辐射环境中极其容易发生单粒子翻转，使其逻辑产生错误，因此时序电路部分的抗辐射加固主要是主从触发器模块的抗辐射加固。

因此，需要提供一种抗辐射加固的主从触发器及计数器链。

技术实现要素：

本实用新型的目的在于提供一种抗辐射加固的主从触发器及计数器链，从结构版图上进行抗辐射加固，以缓解数字时序逻辑电路受辐射影响而产生的电参数改变、逻辑错误甚至功能失效等问题，来提高数字时序逻辑电路的可靠性，提高在轨卫星的工作寿命。

为达到上述目的，本实用新型采用下述技术方案：

本实用新型的一方面提供一种抗辐射加固的主从触发器，主从触发器基于CMOS且包括具有第一反馈回路的主触发器和具有第二反馈回路的从触发器，第一反馈回路中设置有第一滤波结构，第二反馈回路中设置有第二滤波结构，主从触发器中CMOS采用多晶硅栅极且栅长为5um。

本实用新型中，为了解决单粒子效应对器件逻辑功能的影响，适当增大了MOS管的尺寸并加入滤波结构以解决单粒子效应。具体地，本实用新型中，主从触发器中CMOS采用多晶硅栅极且栅长为5um，沟道长度增加，降低了MOS管的开启速度，当单粒子入射MOS管有源区时产生的电压尖峰的脉宽比较小，不足以使MOS管完全导通就恢复正常，可有效降低单粒子效应造成的影响。上述基础上，在单个主从触发器结构中加入滤波结构，既可以作为导线对触发器形成正反馈，提高相应速度，更可以适当减小高能粒子入射有源区产生的电子空穴对所携带的能量，是能量流入滤波结构而不是直接作用于MOS管，有效解决了单粒子效应造成的影响。

优选地，主从触发器为基于与非门的主从触发器。

进一步优选地，主从触发器包括主触发器和从触发器，其中

主触发器，包括具有第一传输门和第一与非门的第一传输回路及包括第二与非门、第一滤波结构和第二传输门的第一反馈回路，主触发器输入端经第一传输门与第一与非门第一输入端相连，第一与非门数据输出端作为主触发器输出端与第二与非门第一输入端相连，第二与非门输出端依次经第一滤波结构和第二传输门连接至第一与非门第一输入端；

从触发器，包括具有第三传输门和第三与非门的第二传输回路及包括第四与非门、第二滤波结构和第四传输门的第二反馈回路，从触发器输入端经第三传输门与第三与非门第一输入端相连，第三与非门数据输出端作为从触发器输出端与第四与非门第一输入端相连，第四与非门输出端依次经第二滤波结构和第四传输门连接至第三与非门第一输入端；

第一、第二、第三及第四传输门均包括第一和第二控制端，其中第一控制端与第三与非门输出端连接，第二控制端与第四与非门输出端连接；

第一与非门第二输入端和第四与非门第二输入端作为清零端，第二与非门第二输入端和第三与非门第二输入端作为置位端；

主触发器输入端作为主从触发器的数据输入端，主触发器输出端与从触发器的输入端相连，从触发器输出端作为主从触发器的结果输出端。

优选地，主从触发器为基于或非门的主从触发器。

进一步优选地，主从触发器包括主触发器和从触发器，其中

主触发器，包括具有第一传输门和第一或非门的第一传输回路及包括第二或非门、第一滤波结构和第二传输门的第一反馈回路，主触发器输入端经第一传输门与第一或非门第一输入端相连，第一或非门数据输出端作为主触发器输出端与第二或非门第一输入端相连，第二或非门输出端依次经第一滤波结构和第二传输门连接至第一或非门第一输入端；

从触发器，包括具有第三传输门和第三或非门的第二传输回路及包括第四或非门、第二滤波结构和第四传输门的第二反馈回路，从触发器输入端经第三传输门与第三或非门第一输入端相连，第三或非门数据输出端作为从触发器输出端与第四或非门第一输入端相连，第四或非门输出端依次经第二滤波结构和第四传输门连接至第三或非门第一输入端；

第一、第二、第三及第四传输门均包括第一和第二控制端，其中第一控制端与第三或非门输出端连接，第二控制端与第四或非门输出端连接；

第一或非门第二输入端和第四或非门第二输入端作为置位端，第二或非门第二输入端和第三或非门第二输入端作为清零端；

主触发器输入端作为主从触发器的数据输入端，主触发器输出端与从触发器的输入端相连，从触发器输出端作为主从触发器的结果输出端。

优选地，主从触发器为基于非门的主从触发器。

基于非门的主从触发器中，与上述基于与非门/或非门的主从触发器具有大致相同的结构，其区别在于不包括置位端和清零端。

优选地，第一滤波结构和第二滤波结构为RC滤波结构。

在基于与非门的主从触发器中，第二与非门经第一滤波结构中第一电阻与第二传输门及第一电容相连，第一电容另一端接地；第四与非门经第二滤波结构中第二电阻与第四传输门及第二电容相连，第二电容另一端接地；

在基于或非门的主从触发器中，第二或非门经第一滤波结构中第一电阻与第二传输门及第一电容相连，第一电容另一端接地；第四或非门经第二滤波结构中第二电阻与第四传输门及第二电容相连，第二电容另一端接地。

优选地，多晶硅栅极的栅氧化层厚度小于500埃。

为解决总剂量辐射对开启电压甚至器件整体性能的影响，应减薄栅氧化层厚度。本实用新型中采用多晶硅作为栅极，相比较传统的铝栅工艺，栅氧化层厚度可设置为小于500埃，且不会影响主从触发器结构的整体性能。

优选地，多晶硅栅极采用自对准工艺并设置为环形。

主从触发器的多晶硅栅极采用自对准工艺，能够保证导电沟道的长度精确，同时将多晶硅栅设计成环形可有效的分隔开源漏极，有效地减小了有源区的漏电问题。

本实用新型的另一方面提供一种由主从触发器级联构成的计数器链，计数器链包括N个主从触发器，N个主从触发器之间间隔有第一间距。

单个主从触发器结构进行抗辐射加固以后，对其组成的触发器链结构仍需在版图布局布线上进行结构加固。主从触发器之间首尾相连时应隔开一定距离，使信号在传输时有一定的间隔，且优选地这个间隔相等，保证每一级触发器处理信号的时间一致。

优选地，N个主从触发器中每M个组成一个主从触发器组，主从触发器组之间间隔有第二间距，主从触发器组内部的M个主从触发器之间间隔有第三间距，第二间距大于第三间距，其中，M、N为自然数，其N为M的整倍数。

当触发器链较长时，优选地每四级触发器为一组，采取阵列式排布，使信号经过四级触发器后能够经过预定间距进入下一组的四级触发器，当单粒子入射MOS管有源区时产生的电子空穴对不会在瞬间对下一级结构和部分反向PN结产生冲击，从而减小单粒子效应的影响。

本实用新型的有益效果如下：

本实用新型的抗辐射加固的主从触发器中，CMOS采用多晶硅栅极且栅长为5um，在主从触发器结构内部加入了RC滤波电路，对触发器结构形成反馈，减少辐射条件下所产生的电荷或能量对时序逻辑电路中逻辑状态的影响，可有效解决总剂量效应造成的开启电压漂移及漏电问题，同时配合RC滤波电路可以有效应对单粒子效应，尤其是最为常见的单粒子翻转效应。对于多个主从触发器组成的计数器链，通过设置各主从触发器之间的间距，使单粒子入射MOS管有源区时产生的电子空穴对不会在瞬间对下一级结构和部分反向PN结产生冲击，从而减小单粒子效应的影响。本实用新型中的主从触发器及计数器链，从版图结构上进行抗辐射加固，以缓解数字时序逻辑电路受辐射影响而产生的电参数改变、逻辑错误甚至功能失效等问题，提高数字时序逻辑电路的可靠性，提高在轨卫星的工作寿命，其抗总剂量辐射和抗单粒子效应的水平能够满足现阶段特种应用器件的需要。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步详细的说明。

图1示出现有技术中主从触发器结构示意图。

图2示出本实用新型中主从触发器结构示意图。

图3示出现有技术中计数器链结构示意图。

图4示出本实用新型中计数器链结构示意图。

具体实施方式

为了更清楚地说明本实用新型，下面结合优选实施例和附图对本实用新型做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本实用新型的保护范围。

本实用新型的提供了一种抗辐射加固的主从触发器及计数器链，从结构版图上进行抗辐射加固，以缓解数字时序逻辑电路受辐射影响而产生的电参数改变、逻辑错误甚至功能失效等问题，来提高数字时序逻辑电路的可靠性，提高在轨卫星的工作寿命。

现有的触发器中，内部的基础逻辑门结构未经过任何处理，属于电路敏感区，在辐射环境中极其容易发生单粒子翻转，使其逻辑产生错误。本实用新型中，为了解决单粒子效应对器件逻辑功能的影响，适当增大了MOS管的尺寸并加入滤波结构以解决单粒子效应。具体地，本实用新型中，主从触发器中CMOS采用多晶硅栅极且栅长为5um，沟道长度增加，降低了MOS管的开启速度，当单粒子入射MOS管有源区时产生的电压尖峰的脉宽比较小，不足以使MOS管完全导通就恢复正常，可有效降低单粒子效应造成的影响。上述基础上，在单个主从触发器结构中加入滤波结构，既可以作为导线对触发器形成正反馈，提高相应速度，更可以适当减小高能粒子入射有源区产生的电子空穴对所携带的能量，是能量流入滤波结构而不是直接作用于MOS管，有效解决了单粒子效应造成的影响。

下面通过比对现有技术和本实用新型中的主从触发器结构进行说明：

现有的主从触发器中，如图1所示，该主从触发器包括主触发器和从触发器。具体地，主触发器包括第一传输门tg1、第二传输门tg2、第一与非门u1和第二与非门u2。该主触发器的输入端经第一传输门tg1连接至第一与非门u1的一个输入端，第一与非门u1的输出端连接至第二与非门u2的一个输入端，第二与非门u2的输出端经第二传输门tg2连接至第一与非门u1的上述输入端，其中，第一传输门tg1和第一与非门u1构成主触发器的传输回路，第二传输门tg2和第二与非门u2构成主触发器的反馈回路；该从触发器的输入端经第三传输门tg3连接至第三与非门u3的一个输入端，第三与非门u3的输出端连接至第四与非门u4的一个输入端，第四与非门u4的输出端经第四传输门tg4连接至第三与非门u3的上述输入端，其中，第三传输门tg3和第三与非门u3构成从触发器的传输回路，第四传输门tg4和第四与非门u4构成从触发器的反馈回路。主触发器输入端作为主从触发器的数据输入端D，主触发器输出端与从触发器的输入端相连，从触发器输出端作为主从触发器的结果输出端Q，第四与非门输出端作为结果输出端的反向端Qn。

第一传输门tg1、第二传输门tg2、第三传输门tg3和第四传输门tg4均包括第一和第二两个控制端，第一控制端CK与结果输出端Q相连，第二控制端与第一控制端互为反向且与结果输出端的反向端Qn相连。第一与非门的另一输入端和第四与非门的另一输入端作为清零端C用于对该主从触发器进行清零，第二与非门的另一输入端和第三与非门的另一输入端作为置位端S用于对该主从触发器进行置位。

现有技术中的MOS门结构未经过任何的抗辐射加固处理，栅宽也仅为2.6um，栅氧化层厚度大于500埃，在进行总剂量辐射试验后，管子的阈值电压及电源漏电有较为明显的变化；进行单粒子辐射试验时单粒子效应非常明显，尤其是单粒子翻转非常严重。

本实用新型一个具体实施例中的主从触发器结构，如图2所示，该主从触发器包括主触发器和从触发器。具体地，主触发器包括第一传输门TG1、第二传输门TG2、第一与非门U1、第二与非门U2和第一滤波结构RC1。该主触发器的输入端经第一传输门TG1连接至第一与非门U1的一个输入端，第一与非门U1的输出端连接至第二与非门U2的一个输入端，第二与非门U2的输出端分别经过第一滤波结构RC1和第二传输门TG2连接至第一与非门U1的上述输入端，其中，第一传输门TG1和第一与非门U1构成主触发器的传输回路，第二传输门TG2、第一滤波结构RC1和第二与非门U2构成主触发器的反馈回路，第二与非门U2经第一滤波结构RC1中第一电阻与第二传输门TG2及第一电容相连，第一电容另一端接地；该从触发器的输入端经第三传输门TG3连接至第三与非门U3的一个输入端，第三与非门U3的输出端连接至第四与非门U4的一个输入端，第四与非门U4的输出端依次经过第二滤波结构RC2和第四传输门TG4连接至第三与非门U3的上述输入端，其中，第三传输门TG3和第三与非门U3构成从触发器的传输回路，第四传输门TG4、第二滤波结构RC2和第四与非门U4构成从触发器的反馈回路，第四与非门U4经第二滤波结构RC2中第二电阻与第四传输门TG4及第二电容相连，第二电容另一端接地。主触发器输入端作为主从触发器的数据输入端D，主触发器输出端与从触发器的输入端相连，从触发器输出端作为主从触发器的结果输出端Q，第四与非门输出端作为结果输出端的反向端Qn。

第一传输门TG1、第二传输门TG2、第三传输门TG3和第四传输门TG4均包括第一和第二两个控制端，第一控制端CK与结果输出端Q相连，第二控制端与第一控制端互为反向且与结果输出端的反向端Qn相连。第一与非门的另一输入端和第四与非门的另一输入端作为清零端C用于对该主从触发器进行清零，第二与非门的另一输入端和第三与非门的另一输入端作为置位端S用于对该主从触发器进行置位。

本实施例中的主从触发器中，多晶硅栅极的栅氧化层厚度小于500埃。为解决总剂量辐射对开启电压甚至器件整体性能的影响，降低了栅氧化层厚度。本实用新型中采用多晶硅作为栅极，相比较传统的铝栅工艺，栅氧化层厚度可设置为小于500埃，本实施例中优选地为420埃，且不会影响主从触发器结构的整体性能。主从触发器的多晶硅栅极采用自对准工艺，能够保证导电沟道的长度精确，同时将多晶硅栅设计成环形可有效的分隔开源漏极，有效地减小了有源区的漏电问题。

栅氧化层厚度的减薄有效的降低了阈值电压的漂移及电源漏电；5um的栅长扩大了器件的整体面积，使单粒子入射产生的能量难以对下一级管子及敏感反向PN结产生影响，有效控制了单粒子效应的影响；RC结构的设置不仅起到了限流和滤波的作用，更可以将辐射环境作用于集成电路中产生的电荷及能量分担或泄放，防止能量直接作用于MOS管或PN结上，对电路造成损伤。这种结构上以及MOS管栅长和栅氧化层厚度的设计，在进行总剂量辐射试验后，管子的阈值电压及电源漏电只有很微小的变化，阈值电压变化量在0.1V以下，辐照后漏电不超过5uA；进行单粒子辐射试验时单粒子效应很微弱，实现了试验全程未发生单粒子翻转。

本实用新型还提供一种由主从触发器级联构成的计数器链。

现有技术中，如图3所示，由主从触发器级联构成的计数器链中，多个主从触发器紧邻设置，其中的单个主从触发器结构也为未加固的主从触发器结构，总剂量辐射和单粒子辐射试验后该结构出现了严重的电参数超差及单粒子翻转现象。未经过抗辐射加固的主从触发器和主从触发器链无法适应辐射环境，会产生严重的电参数变化及单粒子效应，导致元器件功能失效。

本实用新型一个具体实施例中，计数器链包括N个主从触发器，N个主从触发器之间间隔有第一间距。单个主从触发器结构进行抗辐射加固以后，对其组成的触发器链结构仍需在版图布局布线上进行结构加固。主从触发器之间首尾相连时应隔开一定距离，使信号在传输时有一定的间隔，且优选地这个间隔相等，保证每一级触发器处理信号的时间一致。优选地，N个主从触发器中每M个组成一个主从触发器组，主从触发器组之间间隔有第二间距，主从触发器组内部的M个主从触发器之间间隔有第三间距，第二间距大于第三间距，其中，M、N为自然数，其N为M的整倍数。当触发器链较长时，优选地每四级触发器为一组，采取阵列式排布，使信号经过四级触发器后能够经过预定间距进入下一组的四级触发器，当单粒子入射MOS管有源区时产生的电子空穴对不会在瞬间对下一级结构和部分反向PN结产生冲击，从而减小单粒子效应的影响。

如图4所示，本实施例中，每四级主从触发器结构进行一次翻折堆叠处理。经过单个主从触发器结构的抗辐射加固处理，总剂量辐射所产生的阈值电压漂移及漏电问题已经得到解决，但组成触发器链后抗单粒子效应的效果却达不到预期效果，因此在结构上进行了反折堆叠处理，扩大了每一级触发器的间隔，并且每四级触发器之间的走线进行了回转，加长了信号的传输时间，防止了单粒子产生的能量瞬间作用于下一级的栅极或敏感PN结，导致逻辑错误或器件损伤。除此之外，本实用新型中计数器链不仅可以减少生产中梯度误差的影响，更可在每四级之间增加适当的监测报警甚至复位电路，辐射环境中如果真的产生了逻辑错误可以从外部知晓甚至可以使其在内部进行调整，有利于提高整体的可靠性。

上述实施例以与非门为例进行说明，应说明的是，本实用新型的主从触发器及计数器链也可用于或非门或者非门组成的触发器中，其区别仅在于置位端和清零端的有无或高低电平的设置。进一步地，本实用新型中的主从触发器并不限于上述实施例中的形式，其可以为RS触发器、JK触发器及D触发器等。

本实用新型的说明书和权利要求书及上述附图中的属于“第一”、“第二”等是用于区别不同的对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法或设备固有的气体步骤或单元。

显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本实用新型的技术方案所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之列。