本申请案主张2016年4月20日申请的第62/325,042号美国临时申请案的优先权，所述申请案的全文以引用的方式并入本文中。
本发明涉及集成电路装置，特定来说，涉及具有集成振荡器的处理器及微控制器。
背景技术：
微处理器及特定来说微控制器需要通常集成于装置内的振荡器。振荡器的频率由内部或外部组件确定。内部或外部组件通常是电阻器电容器(rc)元件，其中晶体通常仅作为外部组件而提供。通过外部引脚而使这些外部组件与集成电路装置耦合。振荡器的启动通常是关键的且需要定义的信号及条件。还参见可从本申请案的受让人微芯技术公司(microchiptechnologyinc.)购得的1997年ds31002a的“中档mcu参考手册(mid-rangemcureferencemanual)”，所述文献的全文以引用的方式并入本文中。
技术实现要素：
本发明的实施例包含振荡器或振荡器电路。所述振荡器可包含与第一引脚通信地耦合的可调谐振荡器。所述振荡器可包含与所述可调谐振荡器的输出及到所述振荡器的输入通信地耦合的相位检测器电路。所述振荡器可包含经配置以基于所述可调谐振荡器的输出与在到所述振荡器的所述输入处接收的外部谐振元件(例如晶体)的输出之间的相位检测而调整所述可调谐振荡器的频率的振荡器控制器电路。结合上文实施例中的任何者，所述振荡器可进一步包含经通信地耦合到到所述振荡器的输入的第二引脚，其中所述可调谐振荡器经配置以通过所述第一引脚发出输出，且所述相位检测器电路经配置以通过所述第二引脚接收到所述振荡器的输入。结合上文实施例中的任何合适者，所述可调谐振荡器经配置以通过所述第一引脚发出输出，且所述相位检测器电路经配置以通过所述相同第一引脚接收到所述振荡器的输入。结合上文实施例中的任何合适者，所述可调谐振荡器经配置以通过所述第一引脚处的驱动器电路发出输出，所述相位检测器电路经配置以通过所述第一引脚接收到所述振荡器的输入，且所述驱动器电路经配置以将所述第一引脚处的所述输出作为电流源发出且将所述第一引脚上的电压检测为到所述振荡器的所述输入。结合上文实施例中的任何合适者，振荡器控制器电路进一步经配置以基于到所述振荡器的输入而输出晶体振荡器状态。结合上文实施例中的任何合适者，所述振荡器控制器电路进一步经配置以基于外部谐振元件已无法产生到所述振荡器的有用输入的确定而维持所述可调谐振荡器的输出。结合上文实施例中的任何合适者，所述振荡器控制器电路进一步经配置以基于已在所述可调谐振荡器的输出与到所述振荡器的所述输入之间实现相锁的确定而调整所述可调谐振荡器的输出。结合上文实施例中的任何合适者，所述振荡器控制器电路进一步经配置以基于所述可调谐振荡器的输出与到所述振荡器的所述输入之间的相锁已丢失的确定而维持所述可调谐振荡器的输出。结合上文实施例中的任何合适者，所述振荡器进一步包含耦合于所述可调谐振荡器与所述第一引脚之间的倍频器电路，其中所述倍频器的输出与所述相位检测器电路耦合以提供所述可调谐振荡器的所述输出。结合上文实施例中的任何者，所述第一引脚可为外部引脚，作为用于封装的与所述振荡器中的剩余者的外部接口。结合上文实施例中的任何者，所述第二引脚可为外部引脚，作为用于封装的与所述振荡器中的剩余者的外部接口。结合上文实施例中的任何者，所述振荡器可包含与接收器的输入耦合的第二外部引脚，其中所述第一外部引脚及所述第二外部引脚分别与外部晶体的第一端子及第二端子耦合。结合上文实施例中的任何者，所述接收器的输入可与所述第一外部引脚耦合，其中所述第一外部引脚与外部晶体的第一端子耦合，其中所述外部晶体的第二端子与接地耦合。结合上文实施例中的任何者，所述可调谐振荡器可为rc振荡器。结合上文实施例中的任何者，所述振荡器控制器可为缓慢pi控制器。结合上文实施例中的任何者，所述相位检测器电路可由xor门形成。结合上文实施例中的任何者，状态可包含搜索、锁定或丢失。结合上文实施例中的任何者，所述相位检测器电路可包含pll电路。结合上文实施例中的任何者，累加器可经包含以当所述xor门的所述输出是1时将第一常数加到总和。结合上文实施例中的任何者，所述累加器可经配置以当所述xor门的所述输出是0时从所述总和减去第二常数。结合上文实施例中的任何者，所述常数可相等。结合上文实施例中的任何者，当所述常数相等时可在90度相差处达到平衡。结合上文实施例中的任何者，所述常数可为不同的且稳定状态平衡值是在90度处或低于90度。结合上文实施例中的任何者，所述可调谐振荡器可为用于所述振荡器的主要谐振源且所述外部谐振元件可经配置以充当用于所述振荡器的传感器。结合上文实施例中的任何者，所述可调谐振荡器可通过驱动器而与所述第一引脚通信地耦合。结合上文实施例中的任何者，所述相位检测器电路可通过接收器电路而耦合到到所述振荡器的所述输入。结合上文实施例中的任何者，所述第二引脚可耦合到所述接收器。
本发明的实施例可包含微控制器，其包含处理器、一或多个外围电路、及通过上文实施例中的任何者实施的振荡器。所述振荡器可经配置以提供振荡信号到所述外围电路中的一或多者。
本发明的实施例可包含系统，其包含半导体装置，所述半导体装置包括第一外部引脚及内部振荡器，其中所述内部振荡器通过上文实施例中的任何者实施。所述系统还可包含至少通过所述第一外部引脚而耦合到所述半导体装置的外部谐振元件。
本发明的实施例可包含系统、封装、半导体装置、微控制器、系统、裸片、芯片或包含上文实施例的所述振荡器中的任何者的其它装置。
本发明的实施例可包含由所述振荡器、系统、封装、半导体装置、微控制器、系统、裸片、芯片或包含上文实施例的所述振荡器中的任何者的其它装置中的任何者执行的方法。
附图说明
图1是根据本发明的实施例的混合式rc/晶体振荡器的实例实施例的说明；
图2是根据本发明的实施例的混合式rc/晶体振荡器的另一实例实施例的说明；
图3说明根据本发明的实施例的测量典型oscin/oscout信号的波形；
图4说明根据本发明的实施例的振荡器的等效电路模型；
图5说明根据本发明的实施例的电路模式的操作及响应；及
图6及7说明根据本发明的实施例的在接近谐振的各个频率下驱动实体晶体。
具体实施方式
图1是根据本发明的实施例的混合式rc/晶体振荡器100的实例实施例的说明。可使振荡器100实施于电子装置(例如微控制器、半导体芯片、处理器或外围装置)内。例如，可使振荡器100实施于由本申请案的受让人制造的pic微控制器内。
一些微控制器可选择基于内部rc振荡器及外部晶体或振荡器两者。外部振荡器可增加成本，花更长时间启动，耗尽装置引脚且作为外部单独组件可使可靠性受损。然而，外部振荡器可更准确，其在需要精确时钟的一些应用中可能被需要。振荡器100可通过实施混合式时钟源而增大内部rc的优点。在一个实施例中，此源可包含可调谐内部rc及外部晶体作为补充时钟源。在另一实施例中，所述外部晶体可能仅作为参考传感器而非作为主要谐振元件而被需要。所述振荡器可保持所述内部rc振荡器的可靠性及快速启动。根据各种实施例，此可具有其它优点，例如，频率灵活性、较高信号完整性及用以连接到所述外部晶体的单个引脚而非两个引脚的可能使用。
振荡器100可包含oscout输出及到经指示为x1的外部晶体112的oscin输入。所述oscout及oscin可跨晶体112的两个端子连接。晶体112的每一端子可经连接到经指示为c1及c2的相应电容器110、112。这些电容器可又经连接到接地。晶体112可包含石英晶体、压电晶体、压电晶体管谐振器或任何其它谐振元件。
c1及c2的值可经选择以便匹配驱动引脚及晶体112的阻抗。可根据由本申请案的受让人公告的公开案“基本picmicro振荡器设计(basicpicmicrooscillatordesign)”(applicationnotean849)完成所述值的选择。所述晶体对所述电路中的剩余者可表现为电感的。
在一个实施例中，在oscout及oscin的右侧的所述元件可视作外部组件，且在oscout及oscin的左侧的所述元件可视作内部组件。可相对于(例如)集成电路装置的封装而完成所述外部特性对照所述内部特性。此集成电路装置可包含微控制器、处理器、外围装置、芯片、封装或其它合适装置。oscout及oscin可为用于此封装的引脚。
振荡器100可包含osctun输入102。osctun可代表“振荡器调谐”。osctun102可作为到振荡器100的输入而实施，使得振荡器100可从其中实施振荡器100的系统接收工作参数。例如，osctun102可作为寄存器而实施。如果振荡器100包含快速rc(frc)振荡器电路，那么所述寄存器为可用的，使得可完成对所述快速rc电路的操作的参数的调整。可在工厂或在振荡器100的生产期间校准振荡器100。因此，可由制造或配置振荡器100的生产机器设置osctun102。然而，可在(例如)振荡器100的执行期间调整osctun102。
振荡器100可包含可调谐frc振荡器104。可调谐frc振荡器104可从osctun102接收其操作参数。osctun102可提供对可调谐frc振荡器104的粗略调整。在一个实施例中，晶体112可提供用户用以替换来自osctun102的输入的能力。可使用来自osctun102的输入或由晶体112来调整可调谐frc振荡器104频率。可使用(例如)加12％或减12％的范围来调整可调谐frc振荡器104的所述频率。osctun102可经实施于(例如)五个位中。可由模拟电路、数字电路或其组合的任何合适组合来实施可调谐frc振荡器104。
在一个实施例中，晶体112可作为用于振荡器100的参考传感器而非主要谐振元件而操作。因此，振荡器100可作为所述主要谐振元件而保持与可调谐frc振荡器104的使用相关联的可靠性及快速启动时间。晶体112可补充可调谐frc振荡器104的操作以完成调整。例如，内部rc振荡器的频率的准确度在振荡器100的全温度操作范围上不足。晶体级振荡器(例如晶体112的一个实施方案)在相对于温度的此类操作范围上是通常充分准确的。
可调谐frc振荡器104可充当振荡器100的关键或基线时钟元件。可调谐frc振荡器104可能够产生时钟信号，其尽管不如晶体112在理想操作环境下那样准确但在启动期间比晶体112更快变得有效。因此，振荡器100的所述输出可在启动处取决于可调谐frc振荡器104。然而，在晶体112经启动(使用来自可调谐frc振荡器104的输入)且其输出经锁定且经操纵(通过pll等)之后，其信号可用以精细调谐或调整可调谐frc振荡器104的操作。类似地，在晶体112的任何故障或不一致性期间，可调谐frc振荡器104可继续提供基线输出，其尽管不理想，但在晶体112暂时不可用以调整且精细调谐可调谐frc振荡器104的所述输出时是足够的。当遇到晶体112的任何干扰、启动、失锁或其它错误时，由可调谐frc振荡器104内部地产生的信号可在无来自晶体112的调整的情况下被使用。因此，由晶体112产生的所述信号自身可不用作振荡器100的输出。代替地，由晶体112产生的所述信号当可用及可靠时可用作传感器以调整由可调谐fr振荡器104产生的所述信号。
晶体112的频率可经选择以便匹配可调谐frc振荡器104的所要频率。可使用来自可调谐frc振荡器104的所述信号来驱动晶体112以便产生可调谐frc振荡器104的所述输出与其比较的来自晶体112的输出。可比较所述两个信号的所述相位且可调谐frc振荡器104的所述频率可经调整以匹配晶体112的频率，从而产生已知为相锁的稳定平衡。在此平衡期间，所述信号通常应在45度到60度相位内。通常，所述信号应在45度到60度相位内。如果晶体112经过驱动，那么其可以其基本频率的谐波(还已知为泛音)驱动。但如果驱动适当，那么其频率匹配相对于图6中所展示且在下文所讨论的相差的frc所要值，可驱动相位检测。振幅可能仅需足以得到有效信号作为输入。由相位检测器执行的相位比较可需要来自两者信号的充分振幅且产生信号，其为两个信号之间的相对相差的单调函数。
此外，振荡器100可包含倍频器106。倍频器106可由模拟电路、数字电路或其组合的任何合适组合实施。倍频器106可经实施为m/n类型倍频器。在此实施方案中，倍频器106可包含锁相回路(pll)倍增器“m”接着时钟除法器“n”，使得i/o驱动器108可发出具所述pll倍增器的约数的信号。如果m＝1，那么所述信号可为所述系统时钟频率的约数。所述输出频率可通过f1＝m/n*f0给定，其中f1是经施加到所述i/o引脚的所述信号的频率且f0是输入频率，frc模块的频率。
振荡器100可包含由模拟电路、数字电路或其组合的任何合适组合实施的i/o驱动器108。i/o驱动器108可由一系列一或多个缓冲或无缓冲反相器实施。i/o驱动器108可从由如由倍频器106调整的可调谐frc振荡器104产生的信号产生方波信号且施加其到晶体112。i/o驱动器108可通过所述oscout引脚输出所述方波信号。如由i/o驱动器108格式化的所述方波信号可致使谐振信号由晶体112产生。i/o驱动器108及接收器116可经实施为使用正电流及负电流驱动达所述源时钟方波的每一半的电压受限电流源或宿，而非电压源，以改进功率耗散特性。
在一个实施例中，所述oscin引脚可经附接到晶体112的另一端。在另一实施例中，如图2中所展示，所述oscin引脚可经附接到晶体112，因为所述oscout引脚及所述oscin引脚是相同引脚。所述oscin引脚可将信号从晶体112的另一端馈送到接收器116。
接收器116可由模拟电路、数字电路或其组合的任何合适组合实施。接收器116可由一系列一或多个缓冲或无缓冲反相器实施。接收器116可经配置以将所述所得信号转换成数字波形。此信号可为方波。晶体112的谐振可产生带通滤波器。此带通滤波器可拒绝由晶体112接收的所述驱动波形的所有或几乎所有谐波，除在所述谐振频率下外。因此，所述结果可为正弦波，其在由接收器116接收及转换之后可经数字化成方波。
振荡器100可包含相位检测器118。相位检测器118可由模拟电路、数字电路或其组合的任何合适组合实施。相位检测器118可将由可调谐frc振荡器104产生且由倍频器106修改的所述信号作为输入接受。相位检测器还可将由接收器116产生的所述信号作为输入接受。在一个实施例中，这些输入可包含输入及输出方波。相位检测器118可包含(例如)xor门接着累加器。所述累加器可执行累加，例如当所述xor门的所述输出是逻辑1时将预定量(k1)加到总和。此外，当所述xor门的所述输出是逻辑0时所述累加可从一些减去另一预定量(k2)。因此，可取决于值k1及k2达到稳定状态平衡。如果k1及k2相等，那么在90°相差处达到平衡。调整k1及k2可允许其它稳定状态平衡值高于或低于90°。
振荡器100可包含振荡器控制器120。振荡器控制器120可由模拟电路、数字电路或其组合的任何合适组合实施。振荡器控制器120可经配置以控制pll操作。所述pll可为模拟或数字的。振荡器控制器120可经实施为具独立可控制“p”及“i”增益的比例积分(pi)控制器以控制所述锁相回路的带宽及相位边限。此锁相回路可为取决于响应时间与颤动/稳定性问题之间的设计折衷的相对较低带宽(通常10到1000赫兹)。振荡器控制器120可对可调谐frc振荡器104提供精细调整。在数字实施方案中，振荡器控制器120的实施方案的操作可根据通过int[n]＝int[n-1]+ki*x[n]定义的积分器给定。输出可通过out[n]＝int[n]+kp*x[n]给定。术语x[n]可指定在时步n处的输入错误，其中[n]符号可应用到任何信号或数字值。ki可指定整数增益且kp可指定比例增益。此实施方案可使用倍增器，其如果经实施以在单个时钟循环中执行，那么在电路或裸片空间方面可为昂贵的。因此，振荡器控制120可通过减小常数kp或ki的位宽度而改进，例如使用4到6位而非16位。此外，振荡器控制120可经改进以通过使用花若干时钟循环完成的串联移位及相加电路实施乘法运算而减小所要面积及成本。可调谐frc振荡器104的所述频率可经调整以便追踪所述晶体谐振。
因此，可调谐frc振荡器104可相对于频率输出提供快速启动及高频率稳定性。晶体112可仅用以对可调谐frc振荡器104提供精细调整。通过振荡器控制器120从晶体112提供的所述精细调整可在其满量程增益处为来自osctun的粗略调整的4到8计数的平衡范围。所述频率范围可受限，使得振荡器100不以泛音振荡。下文所描述的振荡器200可根据阻抗相位而非电压响应而锁定。所述阻抗响应，与所述电压响应相反，可由所述pll通过比较表示所述输出电流(在所述oscin/oscout引脚处)的信号与所述所接收输入电压(在oscin/oscout引脚处)来使用。
振荡器控制器120还可包含状态机。所述状态机可追踪接收器116是否已检测输入信号。如果接收器116未检测输入，那么振荡器控制器120可致使低频率摆动，直到相锁经检测为止。此操作可延伸振荡器100的牵引范围且还提供用以检测晶体振荡器状态的方式，其可作为xt_status122而发出。所述状态机中的状态可以xt_status122表示，例如搜索频率(及因此没有来自接收器116的输入或来自接收器116及pll的输入正在操作)、锁定频率(及因此来自接收器116的输入及来自所述pll的随后锁定频率)或失锁(及因此来自接收器116的已丢弃输入或其它不同输入)。
振荡器控制器可以相对较低速率操作，例如小于1千赫兹。响应于来自振荡器控制器120的精细调整，可调谐frc振荡器104可调整其输出频率或相位。
在一个实施例中，如果晶体112无法启动，那么可调谐frc振荡器104可维持标称频率。在另一实施例中，如果晶体112最初启动但随后失败，那么可调谐frc振荡器104可维持标称频率。如果(例如)存在开路或短路或温度、湿度、干扰或其它环境因子致使增益减小到低于可检测电平，那么晶体112可以此方式失败。
图2说明根据本发明的实施例的振荡器的另一实例实施例。可使振荡器200类似于振荡器100那样实施。然而，在一个实施例中，i/o驱动器208及接收器216可作为电流源/宿驱动器而实施。在进一步实施例中，i/o驱动器208及接收器216可在相同电路或元件内实施。在另一、进一步实施例中，单个引脚可用以使晶体112与在所述图的左侧上的所述元件介接，在所述图的左侧上的由引脚oscout开始的此类元件在微控制器、处理器、封装、半导体装置或其它装置内内部地实施。在一个实施例中，所述oscout引脚上的电压可用作接收器信号。在另一实施例中，相位检测器118可利用由所述谐振元件所致的驱动器电流与驱动器电压之间的相移。
振荡器200及振荡器100还可相对于芯片上谐振振荡器而实施，其中晶体112作为硅电感器-电容器电路或共封装双裸片微机电系统振荡器或石英晶体装置而实施。在这些实施例中，即使所有电路元件在所述整个封装内部，晶体112的实施方案仍可在可调谐frc振荡器104外部。
图3说明根据本发明的实施例的测量典型oscin/oscout信号的波形。图3的视图可为来自示波器。第一图表迹线可展示到晶体112中的oscin输入，而第二图表迹线可展示来自晶体112的oscout输出。图3的图表可已使用8.00兆赫兹晶体112及两个33pf负载电容器110、114而产生。图表1可为oscout且图表2可为oscin。所述两个信号可为分离近似180°。当加到振荡器驱动器208的180°相移时，此配置满足用于振荡的巴克豪森(barkhausen)稳定条件，其中总相移必须为360°的倍数，回路增益为1。
图4说明根据本发明的实施例的振荡器的等效电路模型。特定来说，晶体112可通过与寄生电容co的串联rlc组合而大致模型化。针对来自图3的晶体112的实例，集总参数等效电路的值经确定为co＝4.24pf、cs＝16.5ff、ls＝10.6mh及rs＝9ω。此电路的频率响应在下文针对15pf、20pf及33pf的负载电容器而展示于图5中。此将oscout源模型化为在给定频率下的完美正弦波及晶体等效电路的负载电路以及两个并联负载电容器。四个子图表按顺序是：
-转移函数量值(oscin/oscout)，以分贝为单位
-转移函数相移，以度为单位
-oscin负载导纳量值(输出电流除以输出电压)，a/v
-oscin负载导纳相位，以度为单位
所述串联谐振(响应量值中的峰值)及并联谐振(响应量值中的陷波)两者均是在12.0兆赫兹周围。所述串联谐振频率对负载电容具有小敏感性。所述转移函数中的所述并联谐振事实上不取决于负载电容，但表示具低信号电平的陷波滤波器响应。
传统振荡器的典型操作是在其中所述转移函数相位接近于±180°且所述回路增益是1.0的点处。此表示稍微高于所述串联谐振峰值的频率的频率。
因此，根据振荡器100、200的各种实施例的相位检测器方法在所述电路响应具有高相位敏感性时可最有效。此高相位敏感性在近似90°相移处可为最高。然而，此还可在其中由所述源所见的所述负载具有最高导纳且因此可针对给定电压量值需要最高电流消耗的点处。90°相移表示纯无功功率，且因此如果合适存储电感或电容是可用的且所述输出驱动器使用能量回收技术，那么其理论上可使用非常小净功率产生此振荡。如果此致使过驱动晶体或额外功率耗散，那么可使用若干减轻方法。首先，所述平衡相位可经调整为在不同点处，例如45°或135°。其次，所述驱动器增益可经动态地调整以减小信号量值。再次，可使用电流源输出。
图6及7说明根据本发明的实施例的在接近谐振的各个频率处驱动实际晶体。这些图可用于确定相位敏感性及对频率改变的振幅响应。信号产生器用以施加已知频率的方波。
图6展示在各个驱动频率处的电压响应。用以产生图6的示波器在时间t＝0处由频率产生器的sync信号触发。零交越时间依据频率而改变，从而指示对频率的小改变敏感的相移。在最大谐振处，所述相移是约90°，如可在图7中所见。所述方波信号降级到具在大概在最高电流消耗点处的电压响应的零交越附近的下跌的波形。因为所述晶体具有此窄带通效应，所以所述输出仍可呈现正弦曲线。所述增益是粗略地在4到8范围(12db到18db)中。
如本发明中所描述及作为振荡器100、200而实施的混合式方法可传递内部frc振荡器及外部晶体的准确度两者的优点。这些可包含frc振荡器的快速启动时间；frc振荡器的稳定性及可靠性；晶体振荡器的准确度；在使用时钟倍增器/除法器而选择晶体振荡器频率中的灵活性；容错性；振荡器启动故障或运行故障的非常低影响；对frc振荡的无缝及固有回落；错误检测可能(检测低信号振幅或在相位检测器输出中的太多变动)以提供反馈到固件；外pll的低控制带宽要求(frc振荡器控制中到高频率颤动效能，且所述外pll仅用于振荡器频率的低频率校正以满足准确度要求)；对外部电路响应相位而非回路增益的敏感性(此可使振荡频率在温度上更稳定，因为输出驱动器增益中的改变将不影响相位检测器的输出)；针对驱动器输出振幅的额外灵活性以降低功耗；能量回收的可能使用(90°相移表示纯无功功率)以减小功率耗散；及可针对输出及输入仅使用一个引脚，其中电流经施加且电压经感测。
尽管上文已描述实例实施例，但可在不背离这些实施例的精神及范围的情况下从本发明做其它变动及实施例。