本发明属于频率合成的全数字锁相环
技术领域：
，尤其涉及一种结合两步式时间数字转换器的时间放大器校准方法。
背景技术：
：tdc(时间数字转换器)要完成的功能是，用一个特定的时间精度来对两路输入信号的上升沿时间间隔进行量化。如图1所示，对两路输入信号上升沿时间间隔t进行量化，两条竖直虚线之间的时间间隔为tlsb，代表量化精度也称为分辨率，tlsb越小说明分辨率越高。tdc的设计中，分辨率是最为重要的一个设计指标，很多新型结构都是为了以提高分辨率为目的而设计出来。实现tdc的基本方法为利用门延时的方法来对时间间隔进行量化，量化精度即为单个逻辑门的延时时间。如图2所示，两路输入信号中的start信号进入一条延时链中，延时单元是由两个反相器级联形成的缓冲器构成。缓冲器b1输入为start信号，输出连接到缓冲器b2，以此类推。经过各级延时的start信号与stop信号进行相位比较，相位比较器通常由d触发器实现，当start信号领先于stop信号时d触发器输出为1，当start信号落后于stop信号时d触发器输出变为0。d触发器d0输入端接start信号，时钟端接stop信号，d1时钟端同样接stop信号，输入端接start[1]信号。d触发器输出从1变为0的位置就是start信号相位由领先变为落后的位置，d触发器的输出字码1111…000…称为温度计编码，输入到译码器encoder中，通过它转换为二进制编码后，即可得到输入信号的时间间隔值。这种结构受限于制作工艺所决定的反相器或缓冲器的延时，使得整个tdc分辨率无法达到低于门延时的水平。为了实现亚门延时级别的分辨率，可以通过基于时间放大器的两步式tdc实现。如图3所示，第一级coarsetdc(粗量tdc)与第二级finetdc(细量tdc)的分辨率相同，start信号和stop信号输入ctdc进行第一次量化，选通单元mux选通出第一次量化之后的时间余量，时间放大器的作用是将第一级ctdc的量化余量进行放大，再将放大后的时间余量送入第二级ftdc中进行第二次量化，ctdc经译码器译码后产生高位有效位，ftdc经译码器译码后产生低位有效位。这样最终tdc的分辨率即为τ＝t/a,其中t为ctdc和ftdc的分辨率，a为时间放大器ta增益。时间放大器的作用如图4所示，两路输入信号的上升沿时间间隔为t经过时间放大器放大之后，输出信号的上升沿时间间隔变为at，其中a为时间放大器的增益，图4的(a)为输入信号，图4的(b)为输出信号。由于时间放大器在大输入的情况下增益会逐渐减小，因此需要通过数字校准的方法对大输入情况下的时间放大器进行校准，使其增益始终可以保持为2。利用数字方法对时间放大器的控制，需要解决的主要问题为如何得到能够对时间放大器增益进行控制的数字码。通常的做法为通过设计一个额外的校准电路来生成数字控制码，从而调节时间放大器在大输入情况下的增益，扩大线性范围。因为要增加额外的校准电路，使得整个电路系统增加了复杂程度。技术实现要素：(一)要解决的技术问题鉴于上述技术问题，本发明提供了一种结合两步式时间数字转换器的时间放大器校准方法。本发明不需要额外的校准电路，而是通过结合两步式tdc结构直接生成对时间放大器控制的数字码。(二)技术方案根据本发明的一个方面，提供了一种结合两步式时间数字转换器的时间放大器校准方法，包括以下步骤：coarsetdc输出时间余量进入时间放大器ta放大之后，再由finetdc进行第二次量化；将finetdc量化结果的4位低位有效位反馈至校准模块calibration生成4位数字码，作为控制时间放大器ta增益的数字控制码；根据得到的数字控制码对时间放大器ta的增益进行调节。优选地，所述两步式时间数字转换器包括：第一级coarsetdc模块、多路选择器mux、时间放大器、第二级finetdc模块；其中，第一级coarsetdc模块对start信号和stop信号两路输入信号进行粗量化；多路选择器mux的输入端与第一级coarsetdc模块输出端连接，选通出时间余量信号；时间放大器的输入端与多路选择器mux的输出端连接，对信号进行放大；第二级finetdc模块的输入端与时间放大器的输出端连接，对放大后的信号进行细量化。优选地，所述两步式时间数字转换器的工作过程为：start信号进入一条共有i级的延时链，同时start信号也作为d0的输入，而经过延时链c1,c2…ci延时过的start信号，即start[1],start[2]…start[i]信号分别作为d1，d2…di的输入；所有d触发器的clk端连接stop信号，各个d触发器q端输出q0,q1,q2…qn形成的温度计编码进入判决模块transitiondetector作为多路选择器mux的判决信号，同时还要进入温度计码-二进制码的译码器生成最终结果的高位有效位，多路选择器mux输入分别为start[1],start[2]…start[i]信号以及stop信号，选通出时间余量信号之后，经过时间放大器放大再进入ftdc进行第二次量化，量化之后产生低位有效位。优选地，所述时间放大器包括晶体管m1～m16，具体结构为：m1、m2源极接vdd，栅极分别接两输入in+、in-，输入in+同时接到m3、m4、m11、m13和m15的栅极，同理in-接到m2、m5、m6、m12、m14和m16的栅极，m3、m4的漏极接m1漏极，同时接m9栅极，同理m5、m6漏极接m2漏极，同时接m8栅极，m7、m8、m9、m10漏极分别接m3、m4、m5、m6源极，源极接地，m11和m13漏极相连并连到m10的栅极，同理m12和m14漏极相连并连到m7的栅极，m15和m16为受数字码控制的pmos阵列，其源极分别于m13和m14源极相连，栅极和漏极接地。优选地，根据得到的数字控制码控制pmos阵列的开关，调节二极管连接的pmos的尺寸，使得时间放大器ta的增益最接近2。(三)有益效果从上述技术方案可以看出，本发明结合两步式时间数字转换器的时间放大器校准方法至少具有以下有益效果：本发明将时间放大器的增益控制与两步式tdc整体结构结合在一起，不需要额外的校准电路，直接由第二级ftdc生成的低位有效位作为时间放大器校准数字控制码，极大地简化了电路。附图说明图1为时间数字转换器量化原理示意图。图2为时间数字转换器的电路原理示意图。图3为基于时间放大器的两步式tdc的原理框图。图4为时间放大器的作用示意图。图5为本发明时间放大器的校准框图。图6为本发明两步式tdc的整体原理示意图。图7为本发明时间放大器的基本原理示意图。具体实施方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。本发明某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本发明的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本发明满足适用的法律要求。在本发明中，提供了一种结合两步式时间数字转换器的时间放大器校准方法。图5为本发明时间放大器的校准框图。如图5所示，本发明一种结合两步式时间数字转换器的时间放大器校准方法包括以下步骤：coarsetdc输出时间余量进入时间放大器ta放大之后，再由finetdc进行第二次量化；将finetdc量化结果的4位低位有效位反馈至校准模块calibration生成4位数字码，作为控制时间放大器ta增益的数字控制码；根据得到的数字控制码对时间放大器ta的增益进行调节。由于finetdc的功能即为对ta输出时间的量化结果，因此由finetdc得到的4位低位有效位可直接作为ta的控制数字码。即使由于ta增益在大输入情况下有所减小，经过数个时钟周期之后，反馈环路锁定时，ta输出增益由反馈数字码控制可以达到2。cal[3:0]与finetdc输出4位低位有效位的对应关系如表1所示。表1低位有效位与数字控制字码对应关系4lsbcal[3：0]15，14013，12511，1079，897，6115,4,3,2,1,15图6为本发明两步式tdc的整体原理示意图。如图6所示，两步式时间数字转换器包括：第一级coarsetdc模块、多路选择器mux、时间放大器、第二级finetdc模块；其中，第一级coarsetdc模块对start信号和stop信号两路输入信号进行粗量化；多路选择器mux的输入端与第一级coarsetdc模块输出端连接，选通出时间余量信号；时间放大器的输入端与多路选择器mux的输出端连接，对信号进行放大；第二级finetdc模块的输入端与时间放大器的输出端连接，对放大后的信号进行细量化。两步式时间数字转换器的工作过程为：start信号进入一条共有i级的延时链，延时链的单位延时为ctdc的分辨率，同时start信号也作为d0的输入，而经过延时链c1,c2…ci延时过的start信号，即start[1],start[2]…start[i]信号分别作为d1，d2…di的输入。所有d触发器的clk端连接stop信号，这样便能实现对于经过各级延时的start信号和stop信号的相位比较。各个d触发器q端输出q0,q1,q2…qn形成的温度计编码进入判决模块transitiondetector作为多路选择器mux的判决信号，同时还要进入温度计码-二进制码的译码器生成最终结果的高位有效位。mux输入分别为start[1],start[2]…start[i]信号以及stop信号，选通出时间余量信号之后，经过时间放大器放大再进入ftdc进行第二次量化，量化之后产生低位有效位。经过放大的start信号经过f1,f2,f3…延时，延时后的信号分别作为d0,d1,d2…的输入，stop信号输入d0，d1…的clk端，d0，d1…输出进入译码器产生低位有效位。图7为本发明时间放大器的基本原理示意图。如图7所示，m1、m2源极接vdd，栅极分别接两输入in+、in-，输入in+同时接到m3、m4、m11、m13和m15的栅极，同理in-接到m2、m5、m6、m12、m14和m16的栅极，m3、m4的漏极接m1漏极，同时接m9栅极，同理m5、m6漏极接m2漏极，同时接m8栅极，m7、m8、m9、m10漏极分别接m3、m4、m5、m6源极，源极接地，m11和m13漏极相连并连到m10的栅极，同理m12和m14漏极相连并连到m7的栅极，m15和m16为受数字码控制的pmos阵列，其源极分别于m13和m14源极相连，栅极和漏极接地。当两个输入均为低电平时节点a和b先被预充电至vdd，时间放大器的输出由输入正向跳变时a、b节点的放电速度决定。放电路径有两条，一条基于反相器另一条基于放电路径受对面节点的控制。较早的上升沿会抑制对面节点的放电强度，从而使得较晚的上升沿输出更晚，实现时间放大的功能。当m7-m10的尺寸相等时，第一个上升沿经两条放电路径放电，第二个上升沿经过一条放电路径放电，这样时间间隔放大器的增益为2。但是在大输入的情况下，先放电的节点对后放电的节点的限制作用可被忽略，此时延时的增加趋于饱和，ta的增益逐渐趋向于1，因此需要针对大输入的增益进行校准。通过数字方法控制pmos校准阵列的开关，从而调节二极管连接的pmos的尺寸，使得ta的增益最接近2。至此，已经结合附图对本实施例进行了详细描述。依据以上描述，本领域技术人员应当对本发明结合两步式时间数字转换器的时间放大器校准方法有了清楚的认识。本发明将时间放大器的增益控制与两步式tdc整体结构结合在一起，不需要额外的校准电路，直接由第二级ftdc生成的低位有效位作为时间放大器校准数字控制码，极大地简化了电路。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属
技术领域：
中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。当前第1页12