本发明属于电子电路技术领域，涉及一种用于振荡器的修调电路。
背景技术：
在数模混合集成电路系统中通常需要一个或多个时钟产生器，但由于工艺偏差以及随温度变化带来的频率变化问题，时钟产生器中的振荡器的应用就会受到一些限制。时钟频率通常是在晶圆测试阶段通过修调来实现。修调电路一般通过控制开关管得到相应电容或电阻网络来修调时钟频率。
例如，一个驰张振荡器通过电容充放电得到时钟频率
技术实现要素：
本发明主要针对现有的振荡器修调电路中静态功耗大、结构复杂以及可靠性差等问题，提出了一种结构简单、可靠性高、无静态功耗的可用于振荡器的修调电路，同时本发明实施例中提供的振荡器只需要一个比较器和简单数字逻辑既可实现，减小了由两个比较器引入的失调误差。
本发明的技术方案：
一种用于振荡器的修调电路，包括开关控制模块和修调码载入模块，
所述开关控制模块包括第一模拟反相器、第二模拟反相器、第一时延模块、第二时延模块、第一电流源i1、第二电流源i2、第三电流源i3、第四电流源i4、第五电流源i5、第六电流源i6、第二触发器、第一数字反相器、第二数字反相器、第三数字反相器、第四数字反相器、第五数字反相器、第六数字反相器、第一nmos管mn1、第二nmos管mn2和第一与非门，
第一与非门的第一输入端连接第一输入信号en、其输出端连接第二数字反相器的输入端；第二数字反相器的输出端输出第一控制信号pd并连接第六数字反相器和第一时延模块的输入端；第六数字反相器的输出端输出第二控制信号pd_n；
第一数字反相器的输入端连接第二输入信号enp，其输出端连接第一nmos管mn1和第二nmos管mn2的栅极；
第一模拟反相器的输入端连接第一时延模块的输出端，其输出端连接第一nmos管mn1的漏极和第三数字反相器的输入端；
第四数字反相器的输入端连接第三数字反相器的输出端，其输出端输出时序信号ck并连接第二触发器的时序信号输入端；第二触发器的数据输入端连接电源电压，其置位端连接第一输入信号en；
第二时延模块的输入端连接第二触发器的输出端，其输出端连接第二模拟反相器的输入端；第五数字反相器的输入端连接第二模拟反相器的输出端和第二nmos管mn2的漏极，其输出端连接第一与非门的第二输入端；第一nmos管mn1和第二nmos管mn2的源极接地；
所述第一电流源i1、第二电流源i2、第三电流源i3和第四电流源i4的正向端连接电源电压，负向端分别连接第一时延模块、第一模拟反相器、第二时延模块和第二模拟反相器的电源端；所述第五电流源i5和第六电流源i6的负向端接地，其正向端分别连接第一时延模块和第二时延模块的接地端，第一模拟反相器和第二模拟反相器的接地端接地；
所述修调码载入模块包括偏置电流产生单元和多个修调单元，
所述偏置电流产生单元包括第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第七电流源i0和第一电阻r1，
第七电流源i0的正向端连接电源电压，其负向端连接第三nmos管mn3和第四nmos管mn4的漏极以及第四nmos管mn4、第五nmos管mn5和第六nmos管mn6的栅极并作为所述偏置电流产生单元的第一输出端；
第三nmos管mn3的栅极连接所述第二控制信号pd_n，其源极连接第四nmos管mn4、第五nmos管mn5和第六nmos管mn6的源极并接地；
第二pmos管mp2的栅极连接所述第一控制信号pd，其漏极连接第一pmos管mp1的栅极和漏极以及第五nmos管mn5的漏极并作为所述偏置电流产生单元的第二输出端，其源极连接第一pmos管mp1的源极并连接电源电压；
第三pmos管mp3的栅极连接其漏极和第六nmos管mn6的漏极并作为所述偏置电流产生单元的第三输出端，其源极通过第一电阻r1后连接电源电压；
每个所述修调单元包括第七nmos管mn7、第八nmos管mn8、第九nmos管mn9、第十nmos管mn10、第十一nmos管mn11、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第二电阻r2、熔丝fuse和第一触发器，
第六pmos管mp6的栅极连接所述偏置电流产生单元的第三输出端，其漏极连接第七nmos管mn7、第九nmos管mn9和第十nmos管mn10的漏极以及第十一nmos管mn11的栅极，其源极连接第四pmos管mp4的漏极并依次通过第二电阻r2和熔丝fuse的串联结构后连接电源电压；
第五pmos管mp5的栅极连接所述偏置电流产生单元的第二输出端，其漏极连接第十一nmos管mn11的漏极和第七nmos管mn7的栅极以及第一触发器的数据输入端，其源极连接电源电压；
第八nmos管mn8的栅极连接第九nmos管mn9的栅极以及所述偏置电流产生单元的第一输出端，其漏极连接第七nmos管mn7的源极，其源极连接第九nmos管mn9、第十nmos管mn10和第十一nmos管mn11的源极以及第四pmos管mp4的栅极和源极并接地；
第十nmos管mn10的栅极连接所述第二控制信号pd_n；
第一触发器的时序信号输入端连接所述时序信号ck，其置位端连接所述第一输入信号en，其输出端作为所述修调单元的输出端；
每个所述修调单元中的熔丝fuse由各自外加的控制电压控制，每个所述修调单元的输出端连接所述振荡器中对应的控制端。
具体的，所述第一时延模块包括第七pmos管mp7、第十二nmos管mn12和第一电容c1，第七pmos管mp7的栅极连接第十二nmos管mn12的栅极并作为所述第一时延模块的输入端，其源极作为所述第一时延模块的电源端，其漏极连接第十二nmos管mn12的漏极并作为所述第一时延模块的输出端；第一电容c1接在所述第一时延模块的输出端和地之间；第十二nmos管mn12的源极作为所述第一时延模块的接地端；
所述第二时延模块包括第九pmos管mp9、第十四nmos管mn14和第二电容c2，第九pmos管mp9的栅极连接第十四nmos管mn14的栅极并作为所述第二时延模块的输入端，其源极作为所述第二时延模块的电源端，其漏极连接第十四nmos管mn14的漏极并作为所述第二时延模块的输出端；第二电容c2接在所述第二时延模块的输出端和地之间；第十四nmos管mn14的源极作为所述第二时延模块的接地端。
具体的，所述第一模拟反相器包括第八pmos管mp8和第十三nmos管mn13，第八pmos管mp8的栅极连接第十三nmos管mn13的栅极并作为所述第一模拟反相器的输入端，其源极作为所述第一模拟反相器的电源端，其漏极连接第十三nmos管mn13的漏极并作为所述第一模拟反相器的输出端；第十三nmos管mn13的源极接地；
所述第二模拟反相器包括第十pmos管mp10和第十五nmos管mn15，第十pmos管mp10的栅极连接第十五nmos管mn15的栅极并作为所述第二模拟反相器的输入端，其源极作为所述第二模拟反相器的电源端，其漏极连接第十五nmos管mn15的漏极并作为所述第二模拟反相器的输出端；第十五nmos管mn15的源极接地。
具体的，所述第一触发器和第二触发器为d触发器。
具体的，所述第一电流源i1、第二电流源i2、第三电流源i3、第四电流源i4、第五电流源i5、第六电流源i6和第七电流源i0为电流镜结构。
具体的，所述熔丝fuse为多晶硅熔丝。
具体的，所述振荡器包括电容修调模块、计数器、比较器、传输门、第七数字反相器、第八数字反相器、第九数字反相器、第十数字反相器、第二与非门、第一基准电流源iref1、第二基准电流源iref2和开关，
所述传输门包括第十六nmos管mn16、第十七nmos管mn17和第十一pmos管mp11，第十六nmos管mn16的栅极连接第九数字反相器的输出端和开关的控制端，其源极连接第十一pmos管mp11的源极并连接第一基准电压vref1，其漏极连接第十一pmos管mp11和第十七nmos管mn17的漏极并连接比较器的正向输入端；第十七nmos管mn17的栅极连接第十一pmos管mp11的栅极、第八数字反相器的输出端和第九数字反相器的输入端，其源极连接第二基准电压vref2；
第一基准电流源iref1的正向端连接比较器的负向输入端，其负向端接地；
第二基准电流源iref2的正向端通过开关后连接电源电压，其负向端连接比较器的负向输入端；
第七数字反相器的输入端连接比较器的输出端，其输出端连接第十数字反相器的输入端和第二与非门的第一输入端；
第二与非门的第二输入端连接外部使能信号ena，其输出端连接第八数字反相器的输入端；
计数器的输入端连接第十反相器的输出端，其输出端作为所述振荡器的输出端；
所述电容修调模块包括并联的基础电容c3和多个电容修调单元，
基础电容c3接在比较器的负向输入端和地之间；
每个所述电容修调单元包括一个修调电容和一个修调开关管，修调开关管的栅极作为所述电容修调单元的控制端，其漏极通过修调电容后连接比较器的负向输入端，其源极接地；
所述修调电路中修调单元的个数对应所述振荡器中电容修调单元的个数，每个所述修调单元的输出端连接对应的所述电容修调单元的控制端。
具体的，所述计数器的位数根据需要的频率进行设定。
本发明的有益效果为：本发明中的修调码载入模块采用两级迟滞比较器结构，不需要rc延迟，电流可调，不会卡死在中间态，提高了可靠性并降低了功耗；开关控制模块通过对电容充放电产生时延，保证输出的稳定性，结构简单可靠；且电路修调完成后会关断，关断后无静态电流，所以功耗很低；本发明提供的修调电路可适用于振荡器，且实施例中提出一种新型的振荡器结构，只需要一个比较器和简单数字逻辑电路既可实现，具有频率范围广、易修调等优势。
附图说明
图1为本发明提供的用于振荡器的修调电路中修调码载入模块的电路示意图。
图2为实施例中的开关控制模块的电路示意图。
图3为本发明提供的用于振荡器的修调电路用于一种新型驰张型电容振荡器的结构图。
图4是熔丝熔断前修调单元输出码值示意图。
图5是熔丝熔断后修调单元输出码值示意图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案。
本发明提供的修调电路，包括开关控制模块和修调码载入模块，其中开关控制模块的输入信号为外部输入的第一输入信号en和第二输入信号enp，使第二输入信号enp比第一输入信号en先使能，根据第二输入信号enp控制开关控制模块工作或关断，根据第一输入信号en和反馈回来的输出信号vin产生第一控制信号pd、第二控制信号pd_n和时序信号ck用于控制修调码载入模块。修调码载入模块根据第一控制信号pd和第二控制信号pd_n工作或关断，每个修调单元中，各个熔丝fuse由各自的控制信号v_trim控制，使熔丝fuse熔断后，可获得对应输出的控制信号osc_trim，该电平即为目标修调码值，可用于控制振荡器。
如图2所示，开关控制模块包括第一模拟反相器、第二模拟反相器、第一时延模块、第二时延模块、第一电流源i1、第二电流源i2、第三电流源i3、第四电流源i4、第五电流源i5、第六电流源i6、第二触发器、第一数字反相器、第二数字反相器、第三数字反相器、第四数字反相器、第五数字反相器、第六数字反相器、第一nmos管mn1、第二nmos管mn2和第一与非门，第一与非门的第一输入端连接第一输入信号en、其输出端连接第二数字反相器的输入端；第二数字反相器的输出端输出第一控制信号pd并连接第六数字反相器和第一时延模块的输入端；第六数字反相器的输出端输出第二控制信号pd_n；第一数字反相器的输入端连接第二输入信号enp，其输出端连接第一nmos管mn1和第二nmos管mn2的栅极；第一模拟反相器的输入端连接第一时延模块的输出端，其输出端连接第一nmos管mn1的漏极和第三数字反相器的输入端；第四数字反相器的输入端连接第三数字反相器的输出端，其输出端输出时序信号ck并连接第二触发器的时序信号输入端，时序信号ck是由第一模拟反相器的输出信号经过串联的第三数字反相器和第四数字反相器整形后产生；第二触发器的数据输入端连接电源电压，其置位端连接第一输入信号en；第二时延模块的输入端连接第二触发器的输出端，其输出端连接第二模拟反相器的输入端；第五数字反相器的输入端连接第二模拟反相器的输出端和第二nmos管mn2的漏极，其输出端输出的信号vin又作为反馈信号连接第一与非门的第二输入端；第一nmos管mn1和第二nmos管mn2的源极接地；第一电流源i1、第二电流源i2、第三电流源i3和第四电流源i4的正向端连接电源电压，负向端分别连接第一时延模块、第一模拟反相器、第二时延模块和第二模拟反相器的电源端；第五电流源i5和第六电流源i6的负向端接地，其正向端分别连接第一时延模块和第二时延模块的接地端，第一模拟反相器和第二模拟反相器的接地端接地。
本实施例中第一时延模块包括第七pmos管mp7、第十二nmos管mn12和第一电容c1，第七pmos管mp7的栅极连接第十二nmos管mn12的栅极并作为第一时延模块的输入端，其源极作为第一时延模块的电源端，其漏极连接第十二nmos管mn12的漏极并作为第一时延模块的输出端；第一电容c1接在第一时延模块的输出端和地之间；第十二nmos管mn12的源极作为第一时延模块的接地端；第二时延模块包括第九pmos管mp9、第十四nmos管mn14和第二电容c2，第九pmos管mp9的栅极连接第十四nmos管mn14的栅极并作为第二时延模块的输入端，其源极作为第二时延模块的电源端，其漏极连接第十四nmos管mn14的漏极并作为第二时延模块的输出端；第二电容c2接在第二时延模块的输出端和地之间；第十四nmos管mn14的源极作为第二时延模块的接地端。本实施例中第一时延模块和第二时延模块由恒定电流对电容充放电得到延时，起到限流缓起效果。
本发明中使用的数字反相器延迟很小，模拟反相器延迟较大，用于使产生的信号具有一段延迟时间，模拟反相器可以有多种结构，本实施例中第一模拟反相器包括第八pmos管mp8和第十三nmos管mn13，第八pmos管mp8的栅极连接第十三nmos管mn13的栅极并作为第一模拟反相器的输入端，其源极作为第一模拟反相器的电源端，其漏极连接第十三nmos管mn13的漏极并作为第一模拟反相器的输出端；第十三nmos管mn13的源极接地；第二模拟反相器包括第十pmos管mp10和第十五nmos管mn15，第十pmos管mp10的栅极连接第十五nmos管mn15的栅极并作为第二模拟反相器的输入端，其源极作为第二模拟反相器的电源端，其漏极连接第十五nmos管mn15的漏极并作为第二模拟反相器的输出端；第十五nmos管mn15的源极接地。
如图3所示为本发明提供的修调电路的修调码载入模块的电路示意图，包括一个共用的偏置电流产生单元和多个修调单元，每个修调单元包括一个两级迟滞比较器结构，偏置电流产生单元包括第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第七电流源i0和第一电阻r1，第七电流源i0用于产生偏置电流，其正向端连接电源电压，其负向端连接第三nmos管mn3和第四nmos管mn4的漏极以及第四nmos管mn4、第五nmos管mn5和第六nmos管mn6的栅极并作为偏置电流产生单元的第一输出端；第三nmos管mn3的栅极连接第二控制信号pd_n，其源极连接第四nmos管mn4、第五nmos管mn5和第六nmos管mn6的源极并接地；第二pmos管mp2的栅极连接第一控制信号pd，其漏极连接第一pmos管mp1的栅极和漏极以及第五nmos管mn5的漏极并作为偏置电流产生单元的第二输出端，其源极连接第一pmos管mp1的源极并连接电源电压；第三pmos管mp3的栅极连接其漏极和第六nmos管mn6的漏极并作为偏置电流产生单元的第三输出端，其源极通过第一电阻r1后连接电源电压；每个修调单元包括第七nmos管mn7、第八nmos管mn8、第九nmos管mn9、第十nmos管mn10、第十一nmos管mn11、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第二电阻r2、熔丝fuse和第一触发器，第五pmos管mp5和第十一nmos管mn11构成两级迟滞比较器的第二级结构，第七nmos管mn7、第八nmos管mn8、第九nmos管mn9、第十nmos管mn10和第六pmos管mp6构成两级迟滞比较器的第一级结构，第七nmos管mn7和第八nmos管mn8组成两级迟滞比较器的迟滞电路；第六pmos管mp6的栅极连接偏置电流产生单元的第三输出端，其漏极连接第七nmos管mn7、第九nmos管mn9和第十nmos管mn10的漏极以及第十一nmos管mn11的栅极，其源极连接第四pmos管mp4的漏极并依次通过第二电阻r2和熔丝fuse的串联结构后连接电源电压；第五pmos管mp5的栅极连接偏置电流产生单元的第二输出端，其漏极连接第十一nmos管mn11的漏极和第七nmos管mn7的栅极以及第一触发器的数据输入端，其源极连接电源电压；第五pmos管mp5和偏置电流产生单元中的第一pmos管mp1组成电流镜为两级迟滞比较器的第二级结构中的第十一nmos管mn11提供偏置；第八nmos管mn8的栅极连接第九nmos管mn9的栅极以及偏置电流产生单元的第一输出端，其漏极连接第七nmos管mn7的源极，其源极连接第九nmos管mn9、第十nmos管mn10和第十一nmos管mn11的源极以及第四pmos管mp4的栅极和源极并接地，第四pmos管mp4用于保护第六pmos管mp6；第十nmos管mn10的栅极连接第二控制信号pd_n；第一触发器的时序信号输入端连接时序信号ck，其置位端连接第一输入信号en，其输出端作为修调单元的输出端；每个修调单元中的熔丝fuse可以为多晶硅熔丝或其他熔丝的任意一种，各个修调单元中的熔丝fuse由各自外加的控制电压v_trim控制，电路需要修调时，在熔丝fuse与第二电阻r2连接的这一端会加一个外加电压，将熔丝fuse熔断从而达到想要的状态；每个修调单元的输出端连接振荡器中对应的控制端。
本发明提供的修调电路可用于振荡器的修调，如图3所示为应用于一种新型驰张型电容振荡器的一种实施例，振荡器包括电容修调模块、计数器、比较器、传输门、第七数字反相器、第八数字反相器、第九数字反相器、第十数字反相器、第二与非门、第一基准电流源iref1、第二基准电流源iref2和开关，传输门包括第十六nmos管mn16、第十七nmos管mn17和第十一pmos管mp11，第十六nmos管mn16的栅极作为传输门的第一控制端连接第九数字反相器的输出端和开关的控制端，其源极连接第十一pmos管mp11的源极并作为传输门的第一输入端连接第一基准电压vref1，其漏极连接第十一pmos管mp11和第十七nmos管mn17的漏极并作为传输门的输出端连接比较器的正向输入端；第十七nmos管mn17的栅极作为传输门的第二控制端连接第十一pmos管mp11的栅极、第八数字反相器的输出端和第九数字反相器的输入端，其源极作为传输门的第二输入端连接第二基准电压vref2；第一基准电流源iref1提供放电电流，其正向端连接比较器的负向输入端，其负向端接地；第二基准电流源iref2提供充电电路，其正向端通过开关后连接电源电压，其负向端连接比较器的负向输入端；一些实施例中使得振荡器模块中的电容充放电电流大小相等，即iref1＝2iref2，此时得到振荡器信号的占空比为50％；第七数字反相器的输入端连接比较器的输出端，其输出端连接第十数字反相器的输入端和第二与非门的第一输入端；第二与非门的第二输入端连接外部使能信号ena，其输出端连接第八数字反相器的输入端，其中外部使能信号ena由带隙基准产生；第二与非门的输出信号通过第八数字反相器和第九数字反相器控制传输门和开关s的开启和关断，开关s控制第二基准电流源iref2；计数器的输入端连接第十反相器的输出端，其输出端作为振荡器的输出端；电容修调模块包括并联的基础电容c3和多个电容修调单元，基础电容c3接在比较器的负向输入端和地之间；每个电容修调单元包括一个修调电容和一个修调开关管，修调开关管的栅极作为电容修调单元的控制端，其漏极通过修调电容后连接比较器的负向输入端，其源极接地；修调电路中修调单元的个数对应振荡器中电容修调单元的个数，每个修调单元的输出端连接对应的电容修调单元的控制端。电容修调单元的修调码值由修调电路中的修调码载入模块产生，修调码载入模块中的各个修调单元输出端输出的控制信号osc_trim0、osc_trim1、osc_trim2……分别控制振荡器的电容修调模块中的修调开关管的mn18、mn19、mn20……，从而调整修调电容c4、5、c6……来得到目标频率。第十数字反相器的输出端osc的输出信号的周期为振荡器充放电周期，再通过计数器输出所需的频率y，其中计数器中计数器的位数可以根据需要的频率进行设定。熔丝fuse未熔断情况下的输出频率为振荡器的标准频率，当需要修调时，熔断熔丝，通过修调码载入模块将码值传输给振荡器模块来对频率进行修调。
值得说明的是，图3所示为本发明的一种应用形式，除图3所示的其余振荡器结构也适用本发明提供的修调电路，本发明提供的修调电路也可以应用于修调电路和电压。
一些实施例中，振荡器的电容修调模块中的修调开关管可以为ldmos、vdmos和igbt中的一种，传输门中的开关管也可以是ldmos、vdmos和igbt中的一种。第一电流源i1、第二电流源i2、第三电流源i3、第四电流源i4、第五电流源i5、第六电流源i6和第七电流源i0为电流镜结构，可以为共源共栅电流镜或基本电流镜中的一种。迟滞比较器也可以替换为共源共栅比较器或其他比较器中的一种。触发器可以为d触发器、sr触发器、jk触发器或其他触发器中的一种，本实施例中使用d触发器。
如图4所示，为每个修调单元的熔丝fuse熔断前控制信号输出码值示意图。其中第一输入信号en和第二输入信号enp信号由外部给出，默认熔丝未熔断状态下，第一触发器的数据输入端d和输出端q为低电平。
如图5所示，为每个修调单元熔丝熔断后控制信号输出码值示意图。熔丝熔断后，第一触发器的数据输入端d延迟一段时间后产生上升沿的脉冲信号，当时序信号输入端clk的端口信号ck变为高脉冲信号时，输出端端口q可获得对应的脉冲电平，其中该电平即为目标修调码值。
本实施例的工作原理是：
在熔丝熔断前，熔丝fuse相当于一根导线，迟滞比较器输出v1为低，第一触发器输出端q的信号为低。第二输入信号enp先由低变高使开关控制模块中的第一nmos管mn1、第二nmos管mn2关断，电源为第一电容c1、第二电容c2充电；当第一输入信号en变高后，使开关控制模块产生的第一控制信号pd为高，第二控制信号pd_n为低，第一电容c1逐渐放电，当电压低于第一模拟反相器的翻转电压时，第一模拟反相器反向，信号经第三数字反向器、第四数字反相器整形后产生时序信号ck，达到限流缓起的作用，保证开关控制模块的输出稳定；此时第一触发器把低电平v1拍出，第二触发器把高电平avdd拍出，又经第二电容c2放电限流缓起产生低电平信号vin；信号vin反馈给第一与非门使第一控制信号pd变低，第二控制信号pd_n变高，从而控制修调码载入模块中第三nmos管mn3、第十nmos管mn10和第二pmos管mp2开启，分别将pmos电流镜拉高和nmos电流镜拉低，使整个电路关断。
当根据需求需要修调时，把熔丝fuse熔断，熔丝fuse会变成一个阻值很大的电阻，从而使迟滞比较器输出v1变高，v1变高会使反馈电路开启，进一步拉低比较器第一级输出，从而保证第二级输出v1为高，当开关控制模块再次产生脉冲信号ck时，第一触发器把高电平信号v1拍出得到修调码值，修调码值控制开关管开启，从而改变电容修调模块中充放电电容的大小，对频率进行修调，振荡器周期
综上，本发明设计了一种用于振荡器的新型修调电路，主要包括开关控制模块、修调码载入模块、振荡器模块。其中修调码载入模块采用两级迟滞比较器，并通过反馈控制打拍输出，保证输出变化时不会卡死在中间态，不会产生瞬态大电流，从而提高可靠性和降低功耗；开关控制模块通过对电容充放电产生时延，保证输出的稳定性，结构简单可靠；整个电路中的电流镜在电路修调完成后会被上拉或下拉，从而使整体电路无静态功耗；振荡器模块包括基准电压输出端、基准电流输出端、电容修调模块，振荡器只需要一个比较器和简单数字逻辑电路既可实现，频率范围广，易修调等优势。
可以理解的是，本发明不限于上文示出的精确配置和组件。在不脱离权利要求书的保护范围基础上，可以对上文所述方法和结构的步骤顺序、细节及操作做出各种修改和优化。