本发明涉及一种多通道单选型D/A转换器(模/数转换器，Digital to Analog Converter，以下简称DAC)。
背景技术：
D/A转换器简称DAC，是将数字量转换为模拟量的电路，主要用于数据传输系统、自动测试设备、医疗 信息处理、电视信号的数字化、图像信号的处理和识别、数字通信和语音信息处理等。D/A转换器基本上由 4个部分组成，即权电阻网络、运算放大器、基准电源和模拟开关。模数转换器中一般都要用到数模转换器， 模数转换器即A/D转换器，简称ADC，它是把连续的模拟信号转变为离散的数字信号的器件。
DAC主要由数字寄存器、模拟电子开关、位权网络、求和运算放大器和基准电压源(或恒流源)组成。 用存于数字寄存器的数字量的各位数码，分别控制对应位的模拟电子开关，使数码为1的位在位权网络上产 生与其位权成正比的电流值，再由运算放大器对各电流值求和，并转换成电压值。
根据位权网络的不同，可以构成不同类型的DAC，如权电阻网络DAC、R-2R倒T形电阻网络DAC和 单值电流型网络DAC等。权电阻网络DAC的转换精度取决于基准电压VREF，以及模拟电子开关、运算放 大器和各权电阻值的精度。它的缺点是各权电阻的阻值都不相同，位数多时，其阻值相差甚远，这给保证精 度带来很大困难，特别是对于集成电路的制作很不利，因此在集成的DAC中很少单独使用该电路。
它由若干个相同的R、2R网络节组成，每节对应于一个输入位。节与节之间串接成倒T形网络。R-2R 倒T形电阻网络DAC是工作速度较快、应用较多的一种。和权电阻网络比较，由于它只有R、2R两种阻值， 从而克服了权电阻阻值多，且阻值差别大的缺点。
电流型DAC则是将恒流源切换到电阻网络中，恒流源内阻极大，相当于开路，所以连同电子开关在内， 对它的转换精度影响都比较小，又因电子开关大多采用非饱和型的ECL开关电路，使这种DAC可以实现高 速转换，转换精度较高。
按解码网络结构不同，经典的(传统的)D/A转换器可分为如下几类：T型电阻网络D/A转换器，倒T 型电阻网络D/A转换器，权电流D/A转换器，权电阻网络D/A转换器。
技术实现要素：
本发明的目的在于提供一种与几种经典的D/A转换器技术原理不同的多通道单选型D/A转换器。
实现本发明目的具体技术方案是：
本发明的D/A转换器，设D/A转换器的数字位数为m，该D/A转换器包含有：
2m个阻值均为R的电阻，地址解码器，以及2m个CMOS传输门，每个CMOS传输门的控制端接收高电平时 导通、接收低电平时截止，CMOS传输门的信号输入端和信号输出端对称且可互相对调；2m个阻值相同的电阻 串联成一个总阻值为2mR的串联电阻，该串联电阻中第1个电阻的一端连接至标准参考电压端VREF，第2m-1 个电阻的另一端接地，该串联电阻从第1个电阻至第2m-1个电阻依次具有第0个节点、第1个节点、第2 个节点、……、第2m-2个节点、第2m-1个节点；地址解码器具有m个数字信号输入端口和2m个输出端口， 2m个输出端口分别为第0个输出端口、第1个输出端口、第2个输出端口、……、第2m-2个输出端口、第 2m-1个输出端口，m个数字信号输入端口接收输入的数字信号，并根据所接收的数字信号进行地址解码，使 得2m个输出端口中有且仅有一个端口为高电平，其余输出端口均为低电平，并且输出高电平的输出端口的编 号唯一对应于输入的数字信号所对应的数值；地址解码器的第0个输出端口连接至第0个CMOS传输门的控 制端，地址解码器的第1个输出端口连接至第1个CMOS传输门的控制端，依次类推，直至地址解码器的第 2m-1个输出端口连接至第2m-1个CMOS传输门的控制端；第0个CMOS传输门的信号输入端连接至所述串联电 阻的第0个节点，第1个CMOS传输门的信号输入端连接至所述串联电阻的第1个节点，第2个CMOS传输门 的信号输入端连接至所述串联电阻的第2个节点，依次类推，直至第2m-1个CMOS传输门的信号输入端连接 至所述串联电阻的第2m-1个节点，使得2m个CMOS传输门中有且仅有一个CMOS传输门的控制端接收到高电 平并处于导通状态，其余CMOS传输门的控制端均为低电平并处于截止状态，并且处于导通状态的CMOS传输 门的控制端的编号唯一对应于输入的数字信号所对应的数值；所有CMOS传输门的信号输出端均并联接至D/A 转换器的模拟信号输出端；
或者，该D/A转换器包含有：
2m个阻值均为R的电阻，地址解码器，以及2m个CMOS传输门，每个CMOS传输门的控制端接收低电平时 导通、接收高电平时截止，CMOS传输门的信号输入端和信号输出端对称且可互相对调；2m个阻值相同的电阻 串联成一个总阻值为2mR的串联电阻，该串联电阻中第1个电阻的一端连接至标准参考电压端VREF，第2m-1 个电阻的另一端接地，该串联电阻从第1个电阻至第2m-1个电阻依次具有第0个节点、第1个节点、第2 个节点、……、第2m-2个节点、第2m-1个节点；地址解码器具有m个数字信号输入端口和2m个输出端口， 2m个输出端口分别为第0个输出端口、第1个输出端口、第2个输出端口、……、第2m-2个输出端口、第 2m-1个输出端口，m个数字信号输入端口接收输入的数字信号，并根据所接收的数字信号进行地址解码，使 得2m个输出端口中有且仅有一个端口为低电平，其余输出端口均为高电平，并且输出低电平的输出端口的编 号唯一对应于输入的数字信号所对应的数值；地址解码器的第0个输出端口连接至第0个CMOS传输门的控 制端，地址解码器的第1个输出端口连接至第1个CMOS传输门的控制端，依次类推，直至地址解码器的第 2m-1个输出端口连接至第2m-1个CMOS传输门的控制端；第0个CMOS传输门的信号输入端连接至所述串联电 阻的第0个节点，第1个CMOS传输门的信号输入端连接至所述串联电阻的第1个节点，第2个CMOS传输门 的信号输入端连接至所述串联电阻的第2个节点，依次类推，直至第2m-1个CMOS传输门的信号输入端连接 至所述串联电阻的第2m-1个节点，使得2m个CMOS传输门中有且仅有一个CMOS传输门的控制端接收到低电 平并处于导通状态，其余CMOS传输门的控制端均为高电平并处于截止状态，并且处于导通状态的CMOS传输 门的控制端的编号唯一对应于输入的数字信号所对应的数值；所有CMOS传输门的信号输出端均并联接至D/A 转换器的模拟信号输出端。
前一技术方案与后一技术方案的区别在于：CMOS传输门的导通截止状态转换所依据的控制端的电平分 别为高电平和低电平，相应地，地址编码器的输出端口用于控制CMOS传输门的高电平、低电平状态也正好 对调。在具体实现时，前一技术方案与后一技术方案中的CMOS传输门内部的控制端的反相器接法不同。
优选地，前述电阻阻值为KΩ-MΩ量级。
本发明的D/A转换器结构如图5所示。
优选地，为了减小D/A转换器的内阻，增强D/A转换器带负载能力，D/A转换器的输出端口OUTPUT连 接有电压跟随器。
CMOS传输门(Transmission Gate，以下简称TG)是一种既可以传送数字信号又可以传输模拟信号的可 控开关电路。CMOS传输门由一个PMOS和一个NMOS管并联构成，其具有很低的导通电阻(几百欧)和很高 的截止电阻(大于10^9欧)。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如图6中右 下角小图所示。
PMOS和NMOS是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|＝2V且输入模 拟信号的变化范围为-5V到+5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故PMOS的衬底接+5V 电压，而NMOS的衬底接-5V电压。两管的栅极由互补的信号电压(+5V和-5V)来控制，分别用C和C表 示。传输门的工作情况如下：当C端接低电压-5V时NMOS的栅压即为-5V，vI取-5V到+5V范围内的任意值 时，NMOS不导通。同时、PMOS的栅压为+5V，PMOS亦不导通。可见，当C端接低电压时，开关是断开的。 为使开关接通，可将C端接高电压+5V。此时NMOS的栅压为+5V，vI在-5V到+3V的范围内，NMOS导通。同 时PMOS的棚压为-5V，vI在-3V到+5V的范围内PMOS将导通。由上分析可知，当vI＜-3V时，仅有NMOS导 通，而当vI＞+3V时，仅有PMOS导通当vI在-3V到+3V的范围内，NMOS和PMOS两管均导通。进一步分析还 可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另 一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传 输出门的优点。在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时， 可以忽略不计。
本发明的有益效果是：本发明提出了一种架构与现有技术不同的D/A转换器。本发明的D/A转换器仅存 在一种阻值的电阻，各个电阻的阻值都相同，电路结构简单，D/A转换的精度仅取决于电阻阻值的均一性， 这在半导体工艺中是很容易实现的，避免了在同一集成电路中制作不同阻值带来的阻值比例难以精确匹配的 问题。
附图说明
图1是经典的T型电阻网络D/A转换器；
图2是经典的倒T型电阻网络D/A转换器；
图3是经典的权电流D/A转换器；
图4是经典的权电阻网络D/A转换器；
图5是本发明提出的D/A转换器；
图6是本发明提出的D/A转换器一个具体实施方式。
具体实施方式
为了有助于本领域技术人员理解本发明，下面结合实例具体介绍本发明的技术方案。
本发明提出的D/A转换器如图5所示。
其工作原理在于：当数字信号输入到地址解码器时，地址解码器将这一输入值转换解码后由输出端口输 出高电平或低电平，在所有的输出端口中，任一状态下均有且仅有一个输出端口输出高电平或低电平，其余 输出端口的电平状态均与其相反，即均为低电平或高电平。
若传输门的控制端接法为高电平时导通，则：地址解码器的输出端口有效状态为高电平。
由图5可知，电阻串联网络中的每一个电阻值均相等，则每一个节点的电压分别对应于每一个数字信号 输入值所对应的模拟电压值。当D/A转换器某一个输出端口输出状态为高电平时，其连接的传输门处于导通 状态，其余传输门则均处于截止状态，此时D/A转换器的输出电压值就是数字信号转换后的模拟电压值。
具体实施例：
图6是图5所示的D/A转换器的一个具体实施方式，该D/A转换器的数字位数为3位。
图6上方为3位D/A转换器的整体电路，其中的地址解码器如图6左下方插图所示，其中的EN端口为 使能端，可用来控制D/A转换器工作与否。其中的传输门如图6右下方插图所示。
地址解码器具有三个数字信号输入端：D0、D1、D2，8个输出端口：Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7， 8个输出端口分别与8个传输门TG0、TG1、TG2、TG3、TG4、TG5、TG6、TG7的控制端连接。
地址解码器由一系列反相器、与门以一定的方式构成，其连接构成由以下条件约束：在任一数字信号输 入时有且仅有一个输出端口输出高电平，其余输出端口均为低电平；
或，
在任一数字信号输入时有且仅有一个输出端口输出低电平，其余输出端口均为高电平。
当数字信号输入值为000时，地址解码器的输出端口Y0输出高电平，输出端口Y1、Y2、Y3、Y4、Y5、 Y6、Y7输出均为低电平，此时传输门TGO导通，传输门TG1、TG2、TG3、TG4、TG5、TG6、TG7截止，标准 参考电压VREF经过串联电阻的第0个节点电压为0，此时D/A转换器的输出端OUTPUT输出电压为0；
当数字信号输入值为001时，地址解码器的输出端口Y1输出高电平，输出端口Y0、Y2、Y3、Y4、Y5、 Y6、Y7输出均为低电平，此时传输门TG1导通，传输门TG0、TG2、TG3、TG4、TG5、TG6、TG7截止，标准 参考电压VREF经过串联电阻的第1个节点电压为1/8VREF，此时D/A转换器的输出端OUTPUT输出电压为1/8VREF；
以此类推，……；
当数字信号输入值为111时，地址解码器的输出端口Y7输出高电平，输出端口Y0、Y1、Y2、Y3、Y4、 Y5、Y6输出均为低电平，此时传输门TG7导通，传输门TGO、TG1、TG2、TG3、TG4、TG5、TG6均截止，标 准参考电压VREF经过串联电阻的第7个节点电压为7/8VREF，此时D/A转换器的输出端OUTPUT输出电压为 7/8VREF；
整个D/A转换过程可参见说明书附图6。
由此可见，本发明的D/A转换器实现了数字信号到模拟信号的转变。
以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离 本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发 明权利要求书确定的保护范围内。