时钟数据恢复装置的制作方法

本发明涉及时钟数据恢复装置，尤其涉及能够以精简的架构运行于多个模式之一的时钟数据恢复装置。

背景技术：

传统的时钟数据恢复(clockdatarecovery,cdr)装置包括模拟cdr装置、数字cdr装置、以及结合模拟cdr装置与数字cdr装置的结合式cdr(combinedcdr)装置。如图1所示，模拟cdr装置100包含数据采样器(datasampler,ds)110、边缘采样器(edgesampler,es)120、相位检测器(phasedetector,pd)130、电荷泵(chargepump,cp)140、低通滤波器(lowpassfilter,lpf)150、以及压控振荡器(voltage-controlledoscillator,vco)160。如图2所示，数字cdr装置200包含数据采样器210、边缘采样器220、相位检测器230、数字回路滤波器(digitalloopfilter,dlf)240、相位旋转器(phaserotator,pr)250、以及时钟倍频单元(clockmultiplicationunit,cmu)260，其中时钟倍频单元(或称锁相回路)260包含相位频率检测器、电荷泵、低通滤波器、压控振荡器与回路除法器。如图3所示，混合式cdr装置300除包含前述模拟cdr装置100与数字cdr装置200的元件外，进一步包含一多工器(multiplexer)310，用来于混合式cdr装置300作为模拟cdr装置时输出压控振荡器160的时钟，以及用来于混合式cdr装置300作为数字cdr装置时输出相位旋转器250的时钟。由于上述三种cdr装置的元件与运行为本领域的通常知识，其细节在此省略。

承上所述，结合式cdr装置300可以被设定为模拟cdr装置或数字cdr装置，以因应不同应用需求。然而，结合式cdr装置300除包含电荷泵140、低通滤波器150与压控振荡器160外，也包含具有电荷泵、低通滤波器与压控振荡器的时钟倍频单元260，因此，结合式cdr装置300有部分电路是重复/相仿的，其导致电路面积的增加与成本的浪费。另外，在多通道(multilane)的应用中，若每个通道的cdr装置都是结合式cdr装置以便被选择性地设定为模拟cdr装置与数字cdr装置之一，整体的电路面积将相当大，不利于电路微型化(circuitminiaturization)，且不具成本效益(notcost-effective)。

技术实现要素：

本发明的一目的在于提供一种时钟数据恢复装置，以避免现有技术的问题。

本发明包含一种时钟数据恢复装置，能够以精简的架构运行于多个模式之一。该时钟数据恢复装置的一实施例包含一主控通道电路与多个从属通道电路。该主控通道电路包含：一时钟倍频单元，包含一相位频率检测器、一电荷泵、一低通滤波器、一压控振荡器、以及一回路除法器；一主控通道采样电路，耦接该压控振荡器；一主控通道相位检测器，耦接该主控通道采样电路；以及一主控通道多工器，耦接于该主控通道相位检测器与该电荷泵之间，以及耦接于该相位频率检测器与该电荷泵之间。每个从属通道电路包含：一从属通道采样电路；一从属通道相位检测器，耦接该从属通道采样电路，以及耦接该主控通道多工器；一从属通道数字回路滤波器，耦接该从属通道相位检测器；一相位旋转器，耦接该从属通道数字回路滤波器以及该压控振荡器；以及一从属通道多工器，耦接于该压控振荡器与该从属通道采样电路之间，以及耦接于该相位旋转器与该从属通道采样电路之间，其中该主控通道多工器与每个从属通道多工器被适当设定，使得该时钟数据恢复装置运行于该多个模式之一。

有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。

附图说明

图1显示现有技术的模拟时钟数据恢复装置；

图2显示现有技术的数字时钟数据恢复装置；

图3显示现有技术的结合式时钟数据恢复装置；

图4显示本发明的时钟数据恢复装置的一实施例；

图5显示图4的主控通道电路的一实施例；

图6显示图5的时钟倍频单元的一实施例；

图7显示图5的主控通道采样电路的一实施例；

图8显示图4的每个从属通道电路的一实施例；以及

图9显示图8的从属通道采样电路的一实施例。

符号说明

100模拟时钟数据恢复装置

110ds(数据采样器)

120es(边缘采样器)

130pd(相位检测器)

140cp(电荷泵)

150lpf(低通滤波器)

160vco(压控振荡器)

200数字时钟数据恢复装置

210ds(数据采样器)

220es(边缘采样器)

230pd(相位检测器)

240dlf(数字回路滤波器)

250pr(相位旋转器)

260cmu(时钟倍频单元)

300混合式时钟数据恢复装置

310多工器

400时钟数据恢复装置

410主控通道电路

420从属通道电路

clkvco输出时钟

spd相位检测信号

510cmu(时钟倍频单元)

520ml-sc(主控通道采样电路)

530ml-pd(主控通道相位检测器)

540ml-mux(主控通道多工器)

610pfd(相位频率检测器)

620cp(电荷泵)

630lpf(低通滤波器)

640vco(压控振荡器)

650ld(回路除法器)

710ml-ds(主控通道数据采样器)

720ml-es(主控通道边缘采样器)

810sl-sc(从属通道采样电路)

820sl-pd(从属通道相位检测器)

830sl-dlf(从属通道数字回路滤波器)

840pr(相位旋转器)

850sl-mux(从属通道多工器)

910sl-ds(从属通道数据采样器)

920sl-es(从属通道边缘采样器)

具体实施方式

本发明包含时钟数据恢复装置，能够以精简的架构运行于多个模式之一，故本发明利于电路微型化且具有成本效益。

图4显示本发明的时钟数据恢复(clockdatarecovery,cdr)装置的一实施例。图4的cdr装置400包含一主控通道电路410与多个从属通道电路420(例如：三个从属通道电路420)，其中主控通道电路410耦接一主控通道信号输入端，输出一输出时钟clkvco至每个从属通道电路420(例如：输出该输出时钟clkvco至图8的每个从属通道电路420的相位旋转器840与从属通道多工器850)，每个从属通道电路420耦接一从属通道信号输入端，并输出一相位检测信号spd(例如：图8的从属通道相位检测器820所输出的相位检测信号)至主控通道电路410。主控通道电路410的一实施例如图5所示，包含一时钟倍频单元(clockmultiplicationunit,cmu)510、一主控通道采样电路(masterlanesamplingcircuit,ml-sc)520、一主控通道相位检测器(masterlanephasedetector,ml-pd)530、以及一主控通道多工器(masterlanemultiplexer,ml-mux)540，其中cmu510、ml-sc520、ml-pd530、以及ml-mux540的每一个单独而言可通过已知的技术来实现。cmu510的一实施例如图6所示，包含一相位频率检测器(phasefrequencydetector,pfd)610、一电荷泵(chargepump,cp)620、一低通滤波器(lowpassfilter,lpf)630、一压控振荡器(voltage-controlledoscillator,vco)640、以及一回路除法器(loopdivider,ld)650，其中pfd610耦接前述主控通道信号输入端以及通过ml-mux540耦接cp620，pfd610能够接收一主控通道信号(例如：时钟信号)并将其作为一参考信号，以使cmu510产生一输出时钟；此外，pfd610、cp620、lpf630、vco640、以及ld650的每一个单独而言可通过已知的技术来实现。ml-sc520的一实施例如图7所示，包含一主控通道数据采样器(masterlanedatasampler,ml-ds)710与一主控通道边缘采样器(masterlaneedgesampler,ml-es)720，ml-ds710与ml-es720耦接该主控通道信号输入端以接收该主控通道信号，ml-ds710与ml-es720也耦接vco640，以依据vco640的输出时钟来执行采样，ml-ds710还耦接一主控通道信号输出端，以输出数据采样信号；此外，ml-ds710与ml-es720的每一个单独而言可通过已知的技术来实现。ml-pd530耦接ml-sc520，以依据ml-ds710与ml-es720的采样结果通过简单逻辑运算产生一检测信号。ml-mux540耦接于ml-pd530与cp620之间，以及耦接于pfd610与cp620之间，是依据cdr装置400的运行模式被设定，以执行电性连接(详如后述)。值得注意的是，依据应用需求(亦即使用者所需要的cdr装置400的运行模式)，ml-mux540被一次性地设定(设定不可变更)，或者被适应性地设定(设定可变更)。

每个从属通道电路420的一实施例如图8所示，包含一从属通道采样电路(slavelanesamplingcircuit,sl-sc)810、一从属通道相位检测器(slavelanephasedetector,sl-pd)820、一从属通道数字回路滤波器(slavelanedigitalloopfilter,sl-dlf)830、一相位旋转器(phaserotator,pr)840、以及一从属通道多工器(salvelanemultiplexer,sl-mux)850，其中sl-sc810、sl-pd820、sl-dlf830、pr840、以及ml-mux850的每一个单独而言可通过已知的技术来实现。sl-sc810的一实施例如图9所示，包含一从属通道数据采样器(slavelanedatasampler,sl-ds)910与一从属通道边缘采样器(slavelaneedgesampler,sl-es)920，sl-ds910与sl-es920均耦接前述从属通道信号输入端，并经由sl-mux850耦接pr840或vco640，从而依据pr840或vco640的输出时钟来执行采样操作，另外，sl-ds910还耦接一从属通道信号输出端，以输出数据采样信号；此外，sl-ds910与sl-es920的每一个单独而言可通过已知的技术来实现。sl-pd820耦接sl-sc810，以依据sl-ds910与sl-es920的采样结果通过简单逻辑运算产生一检测信号，从而将该检测信号输出至sl-dlf830以及ml-mux540。sl-dlf830耦接sl-pd820，以依据该检测信号产生一相位选择信号。pr840耦接vco640与sl-dlf830，以依据vco640的输出时钟产生多个频率相同但相位不同的时钟，并依据sl-dlf830的相位选择信号输出所述时钟之一给sl-mux850。sl-mux850耦接于vco640与sl-sc810之间，以及耦接于pr840与sl-sc810之间，是依据cdr装置400的运行模式被设定，以执行电性连接(详如后述)。值得注意的是，依据应用需求(亦即使用者所需要的cdr装置400的运行模式)，每个sl-mux850被一次性地设定(设定不可变更)，或者被适应性地设定(设定可变更)。

前述多个模式的一实施例包含一第一模式(例如：适用于高分辨率多媒体接口(highdefinitionmultimediainterface,hdmi)协议的数字cdr模式)、一第二模式(例如：适用于hdmi协议的混合式cdr(hybridcdr)模式)、一第三模式(例如：适用于显示端(displayport)协议的单通道(主要通道)的模拟cdr模式)、一第四模式(例如：适用于displayport协议单通道(从属通道)的模拟cdr模式)、以及一第五模式(例如：适用于displayport协议的二/四通道的混合式cdr模式)。

当cdr装置400运行于前述第一模式时，ml-mux540电性连接pfd610与cp620、电性断开ml-pd530与cp620、以及电性断开每个sl-pd820与cp620；此时，主控通道电路410的运行等同于一cmu的运行，更详细地说，cmu510将前述主控通道信号(例如：来自hdmi协议的时钟通道的时钟信号)作为一参考时钟，从而令vco640输出一第一模式输出时钟(例如：该第一模式输出时钟包含一同相时钟cki与一正交相时钟ckq，其中这两个时钟的频率相同，相位差为九十度)给每个从属通道电路420的pr840。当cdr装置400运行于该第一模式时，每个从属通道电路420的运行等同于一数字cdr电路的运行，其中每个sl-mux850电性连接pr840与sl-sc810，并电性断开vco640与sl-sc810。

当cdr装置400运行于前述第二模式时，ml-mux540电性连接这些sl-pd820的一被选择相位检测器与cp620、电性断开其它sl-pd820(亦即不包含该被选择相位检测器的每个从属通道电路420的sl-pd820)与cp620、电性断开pfd610与cp620、以及电性断开ml-pd530与cp620；此时，主控通道电路410与包含该被选择相位检测器的从属通道电路420的共同运行等同于一模拟cdr电路的运行，更详细地说，cp620依据该被选择相位检测器的输出产生一充电/放电信号，lpf630依据该充电/放电信号产生一输入电压，vco640依据该输入电压输出一第二模式输出时钟(例如：该第二模式输出时钟包含一同相时钟cki与一正交相时钟ckq)给不包含该被选择相位检测器的每个从属通道电路420的pr840。当cdr装置400运行于该第二模式时，包含该被选择相位检测器的从属通道电路420，它的sl-mux850电性连接vco640与它的sl-sc810，并电性断开它的sl-sc810与它的pr840；不包含该被选择相位检测器的每个从属通道电路420的运行等同于一数字cdr电路的运行，其中它的sl-mux850电性连接它的pr840与它的sl-sc810，并电性断开它的sl-sc810与vco640。

当cdr装置400运行于前述第三模式时，ml-mux540电性连接ml-pd530与cp620、电性断开每个sl-pd820与cp620、以及电性断开pfd610与cp620；此时，主控通道电路410的运行等同于一模拟cdr电路的运行。于第三模式下，从属通道电路420的运行方式不会造成影响。

当cdr装置400运行于前述第四模式时，ml-mux540电性连接这些sl-pd820的一被选择相位检测器与cp620、电性断开其它sl-pd820(亦即不包含该被选择相位检测器的每个从属通道电路420的sl-pd820)与cp620、电性断开pfd610与cp620、以及电性断开ml-pd530与cp620；此时，主控通道电路410与包含该被选择相位检测器的从属通道电路420的共同运行等同于一模拟cdr电路的运行，更详细地说，cp620依据该被选择相位检测器的输出产生一充电/放电信号，lpf630依据该充电/放电信号产生一输入电压，vco640依据该输入电压输出一第四模式输出时钟(例如：该第四模式输出时钟包含一同相时钟cki与一正交相时钟ckq)给包含该被选择相位检测器的从属通道电路420的sl-sc810。当cdr装置400运行于该第四模式时，包含该被选择相位检测器的从属通道电路120，它的sl-mux850电性连接vco640与它的sl-sc810，并电性断开它的sl-sc810与它的pr840；不包含该被选择相位检测器的从属通道电路120的运行方式不会造成影响。

当cdr装置400运行于前述第五模式时，ml-mux540电性连接ml-pd530与cp620、电性断开每个sl-pd820与cp620、以及电性断开pfd610与cp620；此时，主控通道电路410的运行等同于一模拟cdr电路的运行，更详细地说，cp620依据ml-pd530的输出产生一充电/放电信号，lpf630依据该充电/放电信号产生一输入电压，vco640依据该输入电压输出一第五模式输出时钟(例如：该第五模式输出时钟包含一同相时钟cki与一正交相时钟ckq)给每个从属通道电路420的pr840。当cdr装置400运行于该第五模式时，每个从属通道电路420的运行等同于一数字cdr电路的运行，其中它的sl-mux850电性连接它的sl-sc810与它的pr840，并电性断开它的sl-sc810与vco640。

值得注意的是，前述vco640的输出时钟可为单一时钟，此时，接收该单一时钟的电路(例如：ml-sc520、pr840、或sl-mux850)可视需求自行依据该单一时钟产生多个频率相同但相位不同的时钟。

综上所述，本发明能够以精简的架构运行于多个模式之一，故本发明利于电路微型化、可用性高、且具有成本效益。

虽然本发明的实施例如上所述，然而这些实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。