技术特征：
技术总结
本发明提供一种锁定检测电路，包括：第一输入信号和第二输入信号均输入所述或门和与门，所述或门输出信号输入延迟单元，所述延迟单元输出信号选择器，所述与门输出信号至第一D触发器触发输入端和计数器计数触发输入端，所述选择器输出信号至第一D触发器D端并由锁定检测电路输出信号控制，所述第一D触发器Q端Q输出信号至计数器复位端，所述计数器输出端作为该锁定检测电路输出端。本发明还提供了一种具有所述锁定检测电路的锁相环。本发明能避免由于延迟和或相位差引起误失锁。
技术研发人员：张宁;周彬
受保护的技术使用者：上海华力集成电路制造有限公司
技术研发日：2018.12.27
技术公布日：2019.03.08