一种深度抑制超宽带同步开关噪声的电磁带隙结构的制作方法

本实用新型涉及电子工程技术领域，特别是一种深度抑制超宽带同步开关噪声的电磁带隙结构。

背景技术：

随着数字系统工作的时钟频率大大提高，数字IC规模的扩大，PCB元件和布线密度的剧增，高速数字电路具有的快速I/O 跳变速率、高时钟速率等特点，当高速芯片内大量的晶体管在很短的时间内同时由高电位转换到低电位或由低电位转换到高电位时，产生瞬间变化的电流ΔI ，在经过回流途径上存在电感时，形成交流压降，从而引起噪声，该噪声被称为SSN，也叫地弹噪声或ΔI噪声。开关速度越快，瞬间电流变化越显著，电流回路上电感越大，则产生的噪声越严重，其表达式如下：VSSN=NLLoopdI/dt，式中：I为单个开关输出电流；N为同时开关的驱动器数目；LLoop为整个回流路径上的电感；VSSN为同步开关噪声的大小。在高速混合信号电路系统中噪声产生和耦合的过程中，当高速混合信号电路上的处理器现场可编程门阵列(field programmable gatearray，FPGA)或DSP在全速运行时，工作频率高且所需电流较大，产生的宽频带的同步开关噪声或者高频谐波分量会很容易地耦合到对噪声敏感的RF/模拟电路，当这些芯片的电磁兼容敏感度太高时这种噪声会使得芯片不能正常工作，因此典型的解决思路是降低位于数字电路下电源平面和接地平面的阻抗，另外减小电源平面和接地平面之间的传输系数。

为了抑制系统中的SSN噪声耦合，现有技术中有很多种抑制方法，例如：使用去耦电容的来降低板间阻抗，内埋式去耦电容技术，对电源层进行分割和电源岛。其中去耦电容的方法在实际高速PCB电路板中应用最为广泛，该方法通过在噪声源的附近布上不同容值的去耦电容，利用这些去耦电容在谐振频率附近阻抗趋于零的特性来给相应频率的电源噪声在电源平面和地平面提供一个低阻抗路径，使噪声回流到地平面，抑制其传播。然而该方法虽然有效，但也存在明显的不足，那就是当频率高达GHz时，去耦电容的寄生电感开始起主导作用，此时去耦电容不再为噪声提供低阻抗路径，而是表现为开路特性，从而失去抑制电源噪声传播的能力，由于去耦电容器的自谐振频率通常低于几百MHz，而典型的SSN的频带一般都在几百MHz到几十GHz之间，因此采用去耦电容器的这种方法不能解决高频SSN问题。其他的几种方法也是采用这样或那样的方法来克服抑制电源噪声频带的限制，内嵌式去耦电容可以很好的抑制高频电源噪声，但是其制作成本很高而且只能在特定的频带范围内起作用；分割电源层和电源岛的方法使得电源平面存在大量缝隙，致使信号回流路径不连续，进而引起信号完整性的问题。

中国专利申请号CN201110206213.6公开了一种具有多周期平面电磁带隙的电路板，主要解决现有平面电磁带隙电路板的阻带宽度窄的问题。该电路板由电源平面、地平面和介质层组成。其中电源平面，包括多个小周期平面电磁带隙单元、多个大周期平面电磁带隙单元和多条级联桥接连线，两种平面电磁带隙单元和分别位于电源平面的左侧和右侧，均以方阵形式排列，且通过级联桥接连线连接，构成多周期电源平面结构。本实用新型在抑制深度为-30dB时，其阻带范围为0.7GHz～8.4GHz，阻带宽度为7.7GHz，相比于单一周期平面电磁带隙单元的电路板，其带隙宽度明显展宽，能够有效抑制同步开关噪声，可用于高速电路和宽带器件，但还是无法满足当前高速电路信号完整性的要求。

技术实现要素：

本实用新型的目的是要解决传统EBG结构抑制同步开关噪声深度、带宽不够、抑制噪声的频段不连续等技术的不足，提供一种深度抑制超宽带同步开关噪声的电磁带隙结构，增大了EBG结构的等效电感，低频抑制增强，实现超带宽的噪声抑制。

为达到上述目的，本实用新型是按照以下技术方案实施的：

一种深度抑制超宽带同步开关噪声的电磁带隙结构，包括正方形EBG单元块，EBG单元块由介质层和设置在介质层上端面和下端面的金属导体层组成，所述EBG单元块上端面的金属导体层开设有环形槽，环形槽内设有圆形螺旋线圈，所述圆形螺旋线圈与环形槽的外圆圈内切连接、与环形槽的内圆圈外切连接；所述EBG单元块四周设有S型折线，S型折线用于连接相邻两个EBG单元块。

进一步，所述正方形EBG单元块的边长为30mm，S型折线包括与金属导体层边缘垂直连接的第一边、与第一边的端部垂直连接的第二边、与第二边的端部垂直连接的第三边、与第三边的端部垂直连接的第四边，第一边和第三边的长度为0.75 mm，第二边的长度为20mm，第四边的长度为10mm；S型折线的直径为0.25mm。

进一步，所述圆形螺旋线圈的内圈和外圈的半径和分别为7.5mm和14mm；圆形螺旋线圈的线的直径为0.4mm。

与现有技术相比，本实用新型通过在EBG单元块上增加圆形螺旋线圈并在EBG单元块四周设有S型折线，增大了等效电感，使得EBG结构的阻带既具有较低的中心频率，又具有较宽的阻带带宽，而且可以通过增加螺旋谐振环的圈数，以获得更低的下截止频率与噪声抑制带宽，从而有效消除PCB电源与地平面间的SSN，同时尽量保持该结构具有较少的开槽，以保持以其为参考平面的微带线/带状线的信号完整性，本实用新型对同步开关噪声的抑制具良好的特性，抑制深度设定为-40dB时，插入损耗S21的覆盖宽度为从0.4GHz到20GHz。

附图说明

图1为本实用新型的EBG单元块的结构示意图。

图2为本实用新型EBG结构仿真与实测结果。

图3为EBG单元块的三维仿真结构图。

图4为使用HFSS 软件对图3所示的EBG单元块的三维仿真结构的仿真结果。

具体实施方式

为使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图和实施例，对本实用新型进行进一步的详细说明。此处所描述的具体实施例仅用于解释本实用新型，并不用于限定实用新型。

如图1所示，本实施例的一种深度抑制超宽带同步开关噪声的电磁带隙结构，包括正方形EBG单元块，EBG单元块由介质层和设置在介质层上端面和下端面的金属导体层1组成，所述EBG单元块上端面的金属导体层1开设有环形槽3，环形槽3内设有圆形螺旋线圈2，所述圆形螺旋线圈2与环形槽3的外圆圈内切连接、与环形槽3的内圆圈外切连接；所述EBG单元块四周设有S型折线4，S型折线4用于连接相邻两个EBG单元块，如图1所示，正方形EBG单元块的边长为30mm；S型折线4包括与金属导体层边缘垂直连接的第一边、与第一边的端部垂直连接的第二边、与第二边的端部垂直连接的第三边、与第三边的端部垂直连接的第四边，第一边和第三边的长度为0.75 mm，第二边的长度为20mm，第四边的长度为10mm；S型折线的直径为0.25mm，圆形螺旋线圈2的内圈和外圈的半径和分别为：r1=7.5mm；r2=14mm；圆形螺旋线圈的线的直径f1=0.4mm。

在具体实施的时候，圆形螺旋线圈2可以直接是在金属导体层1上通过开出螺旋槽获得圆形螺旋线圈2。

通过S型折线连接相邻EBG单元块组成的PCB电源；在等效电感不变的情况下，减小电容可对阻带带宽进行扩展。由于等效电容与介质厚度有关，等效电感更多体现在圆形螺旋线圈2的长度上，因而增加圆形螺旋线圈2的圈数将使得等效电感的增量大于等效电容的提升；权衡SSN抑制性能与信号完整性及电感增长量的收益，可据此确定思路为增加圆形螺旋线圈2的圈数，以获得更低的下截止频率与噪声抑制带宽，从而有效消除由EBG单元块组成的PCB电源与地平面间的SSN，同时尽量保持该EBG单元块具有较少的开槽，以保持以其为参考平面的微带线/带状线的信号完整性。

参照附图2，抑制深度设定为-40dB时，插入损耗S21的覆盖宽度为从0.4GHz到20GHz。从以上结果可以得出，本实用新型的新型电磁带隙结构对同步开关噪声的抑制具良好的特性。

为了验证新型EBG结构的有效性，使用ANSYS三维的仿真软件HFSS 3D LAYOUT进行建模和仿真分析，其中模型大小为90mm×90mm×0.4mm的3×3的阵列单元印刷电路板结构，电源平面蚀刻成EBG单元块的结构，接地平面保持为连续完整的金属板。电源平面和地平面之间采用0.2毫米厚的低损耗介质FR4_epoxy和0.035毫米厚copper介质。其中，FR4_epoxy介质的相对介电常数为4.4，损耗角正切tanδ=0.02 ＠0.5GHz，copper的传导率为5.8E+0.07S/m。在电源平面上分别添加50 Ω的同轴激励端口，采用集总端口设置，其中端口1(50mm,50mm)为输入端口，端口2(50mm,85mm)和端口3(85mm,85mm)为输出端口，三维结构如图3所示。

图4为使用HFSS 软件对图3所示的模型进行仿真得到的新型电磁带隙结构在0-20GHz范围内端口1和端口2之间的传输系数，定义阻带带隙深度为-50dB以下，从仿真结果可以得出新型电磁带隙结构的下限截止频率为0.2GHz，上限截止频率为20GHz，阻带带隙宽度为19.8GHz。

为验证上述仿真的有效性，按照设计结果进行加工，制作一块与模型参数相同的双层PCB 板，电源平面与地平面之间的填充FR4介质作为衬底材料。利用AgilentE5071C矢量网络分析仪测量新型电磁带隙结构的抑制特性，测试结果如图2所示，图2表明: 抑制深度设定为-40dB时，插入损耗S21的覆盖宽度为从0.4GHz到20GHz，阻带宽度为19.6GHz。

从以上结果可以得出，本实用新型的新型电磁带隙结构大等效电感，对同步开关噪声的抑制具良好的特性。

本实用新型的技术方案不限于上述具体实施例的限制，凡是根据本实用新型的技术方案做出的技术变形，均落入本实用新型的保护范围之内。