1.一种用于降低输出数字信号的谐波的系统，所述系统包括：
可编程电流上升时间电路，控制所述输出数字信号的上升沿，其中所述输出数字信号被输出到输入/输出I/O焊盘；
可编程电流下降时间电路，控制所述输出数字信号的下降沿；
反馈电路，监控所述输出数字信号的所述上升沿的上升时间和所述输出数字信号的所述下降沿的下降时间；以及
控制电路，向所述可编程电流上升时间电路提供第一输入以调整所述输出数字信号的所述上升沿的所述上升时间，并且向所述可编程电流下降时间电路提供第二输入以调整所述输出数字信号的所述下降沿的所述下降时间。
2.如权利要求1所述的用于降低输出数字信号的谐波的系统，其中，所述可编程电流上升时间电路、所述可编程电流下降时间电路、所述反馈电路和所述控制电路被集成为集成电路IC的一部分。
3.如权利要求2所述的用于降低输出数字信号的谐波的系统，其中：
所述IC还包括与所述IC的低噪声放大器LNA连接的RF输入；以及
所述控制电路使用所述可编程电流上升时间电路来增加所述上升沿的所述上升时间以及使用所述可编程电流下降时间电路来增加所述下降沿的所述下降时间，减小所述输出数字信号和所述RF输入之间的磁耦合。
4.如权利要求1所述的用于降低输出数字信号的谐波的系统，其中所述系统还包括位于印刷电路板上的所述I/O焊盘，并且所述I/O焊盘电连接到与所述IC不同的一个或多个电容器。
5.如权利要求1所述的用于降低输出数字信号的谐波的系统，其中所述可编程电流上升时间电路包括：
第一p沟道金属氧化物半导体场效应晶体管MOSFET，包括：第一栅极；第一源极；和第一漏极；
n沟道MOSFET，包括：第二栅极；第二源极；和第二漏极；
第二p沟道MOSFET，包括：第三栅极；第三源极；和第三漏极；
电容器；以及
可变电阻网络，包括第一端子和第二端子，其中：
所述第一栅极和所述第二栅极电连接到第一节点，其中所述第一节点还电连接到所述IC的逻辑电路；
所述第一漏极、所述第三栅极、所述电容器以及所述可变电阻网络的所述第一端子电连接到第二节点；且
所述第二漏极和所述第二端子电连接。
6.如权利要求5所述的用于降低输出数字信号的谐波的系统，其中所述第三漏极与所述I/O焊盘电连接。
7.如权利要求1所述的用于降低输出数字信号的谐波的系统，其中所述可编程电流下降时间电路包括：
p沟道金属氧化物半导体场效应晶体管MOSFET，包括：第一栅极；第一源极；和第一漏极；
第一n沟道MOSFET，包括：第二栅极；第二源极；和第二漏极；
第二n沟道MOSFET，包括：第三栅极；第三源极；和第三漏极；
电容器；以及
可变电阻网络，包括第一端子和第二端子，其中：
所述第一栅极和所述第二栅极电连接到第一节点，其中所述第一节点还电连接到所述IC的逻辑电路；
所述第二漏极、所述第三栅极、所述电容器以及所述可变电阻网络的所述第一端子电连接至第二节点；且
所述第一漏极和所述可变电阻网络的所述第二端子电连接。
8.如权利要求7所述的用于降低数字信号的输出谐波的系统，其中所述第三漏极与所述I/O焊盘电连接。
9.如权利要求1所述的用于降低数字信号的输出谐波的系统，其中：
所述反馈电路包括反相器；
所述反相器的输入端与所述I/O焊盘电连接；且
所述反相器的输出端与所述控制电路电连接，其中所述控制电路至少部分基于所述反相器的所述输出端来确定所述第一输入和所述第二输入。
10.如权利要求1所述的用于降低数字信号的输出谐波的系统，其中：
所述反馈电路包括第一比较器和第二比较器；
所述第一比较器将所述I/O焊盘的电压与第一阈值进行比较；
所述第二比较器将所述I/O焊盘的电压与第二阈值进行比较；
所述第一比较器的第一输出和所述第二比较器的第二输出与所述控制电路电连接，其中所述控制电路至少部分基于所述第一输出和所述第二输出来确定所述第一输入和所述第二输入。
11.如权利要求7所述的用于降低数字信号的输出谐波的系统，其中：所述可变电阻网络包括与所述控制电路电连接的控制输入。
12.如权利要求1所述的用于降低数字信号的输出谐波的系统，其中，所述可编程电流上升时间电路和所述可编程电流下降时间电路不使用偏置电流。
13.一种集成电路IC，包括：
多个引脚；
板上处理逻辑，输出将由所述集成电路输出的数字值；
预驱动器逻辑，接收将由所述集成电路输出的所述数字值，其中所述预驱动器逻辑将信号输出到可编程电流上升时间电路和可编程电流下降时间电路，使得接收到的所述数字值被输出到所述多个引脚中的一个引脚作为输出数字信号；
所述可编程电流上升时间电路，控制输出到所述多个引脚中的所述引脚的所述输出数字信号的上升沿；
所述可编程电流下降时间电路，控制输出到所述多个引脚中的所述引脚的所述输出数字信号的下降沿；
反馈电路，监控所述输出数字信号的所述上升沿的上升时间和所述输出数字信号的所述下降沿的下降时间；以及
控制电路，向所述可编程电流上升时间电路提供第一输入以调整所述输出数字信号的所述上升沿的所述上升时间，并且向所述可编程电流下降时间电路提供第二输入以调整所述输出数字信号的所述下降沿的所述下降时间。
14.如权利要求13所述的集成电路，其中所述可编程电流上升时间电路、所述可编程电流下降时间电路、所述反馈电路和所述控制电路被集成为IC的一部分。
15.如权利要求13所述的集成电路，其中：
所述IC还包括与所述IC的低噪声放大器LNA连接的RF输入；以及
控制电路，使用所述可编程电流上升时间电路来增加所述上升沿的所述上升时间以及使用所述可编程电流下降时间电路来增加所述下降沿的下降时间，减小所述输出数字信号和所述RF之间的磁耦合。
16.如权利要求13所述的集成电路，其中所述引脚电连接到与所述IC不同的一个或多个电容器电连接的I/O焊盘。
17.如权利要求13所述的集成电路，其中所述可编程电流上升时间电路包括：
第一p沟道金属氧化物半导体场效应晶体管MOSFET，包括：第一栅极；第一源极；和第一漏极；
n沟道MOSFET，包括：第二栅极；第二源极；和第二漏极；
第二p沟道MOSFET，包括：第三栅极；第三源极；和第三漏极；
电容器；以及
可变电阻网络，包括第一端子和第二端子，其中：
所述第一栅极和所述第二栅极电连接到第一节点，其中所述第一节点还电连接到所述IC的逻辑电路；
所述第一漏极、所述第三栅极、所述电容器和所述可变电阻网络的所述第一端子电连接到第二节点；且
所述第二漏极和所述第二端子电连接。
18.如权利要求17所述的集成电路，其中所述第三漏极与所述引脚电连接。
19.如权利要求13所述的集成电路，其中所述可编程电流下降时间电路包括：
p沟道金属氧化物半导体场效应晶体管MOSFET，包括：第一栅极；第一源极；和第一漏极；
第一n沟道MOSFET，包括：第二栅极；第二源极；和第二漏极；
第二n沟道MOSFET，包括：第三栅极；第三源极；和第三漏极；
电容器；以及
可变电阻网络，包括第一端子和第二端子，其中：
所述第一栅极和所述第二栅极电连接到第一节点，其中所述第一节点还电连接到所述IC的逻辑电路；
所述第二漏极、所述第三栅极、所述电容器以及所述可变电阻网络的所述第一端子电连接到第二节点；且
所述第一漏极和所述可变电阻网络的所述第二端子电连接。
20.一种用于降低输出数字信号的谐波的装置，所述装置包括：
第一单元，用于控制所述输出数字信号的电流的上升沿；
第二单元，用于控制所述输出数字信号的所述电流的下降沿；
反馈单元，用于监控所述输出数字信号的所述上升沿的上升时间和所述输出数字信号的所述下降沿的下降时间；以及
控制单元，向所述第一单元提供第一输入以调整所述输出数字信号的所述电流的所述上升沿的所述上升时间，以及向第二单元提供第二输入以调整所述输出数字信号的所述电流的所述下降沿的所述下降时间。