一种CMOS宽带巴伦射频接收前端电路的制作方法

本发明属于射频集成电路技术领域，具体涉及一种cmos宽带巴伦射频接收前端电路。

背景技术：

随着无线通信技术的快速发展，宽带通信尤其是以软件无线电(sdr)为代表的具有多协议兼容性的通信方式正日渐成为高速率通信的主要方式。软件无线电摆脱了对于硬件的依赖，实现不同频段、不同调制和不同协议下信号的硬件共享，使其在未来通信技术中展现出了巨大的应用前景。射频前端是软件无线电的关键技术之一，位于整个系统的最前端，其性能指标直接决定了整个通道的性能，因而，对于射频前端电路的带宽、增益、噪声、线性度等性能指标的要求也越来越高。特别地，鉴于频谱资源的不可再生性，宽带的实现和多协议的兼容更是成为面向sdr系统的射频前端首要考虑因素。

回顾起来，以往的宽带前端/电路实现多依赖于宽带滤波器的匹配，如benqingguo等人的文献(benqingguoandxiaoleili,a1.6–9.7ghzcmoslnalinearizedbypostdistortiontechnique,ieeemicrow.wirelesscomp.lett.,volume:23,issue:11,2013)中写道，通过设计输入滤波器匹配取得宽带特性，但由于电路设计中有大量的无源电感电容器件使用，使得芯片面积成本大大增加，不符合低成本的应用需求；另一方面，也可以借助数字辅助调节技术，对窄带前端中的频率依赖性lc网络做控制调谐，来实现宽带特征(xinwangzhang,etal,a0.1–5.0ghzflexiblesdrreceiverwithdigitallyassistedcalibrationin65nmcmos，microelectronicsjournal,72:58-73，2018)，数字辅助技术的运用，可以获得灵活的调谐效果，但是其调谐范围有限，并且存在调谐范围内幅度响应不平坦的问题。

同时，在以往的接收电路结构中，普遍采用差分结构，并且需要一个片外无源巴伦来连接接收天线和差分低噪声放大器，实现单端输入信号转换成差分信号。片外无源巴伦采用变压器实现，结构简单，但是有损耗大、体积大、带宽有限，不利于单片集成等缺点。而现有的有源巴伦并不适用于基于现代无源混频器的接收电路，并且难以实现高线性、超宽带和低噪声等综合性能提升。

技术实现要素：

针对背景技术所存在的问题，本发明的目的在于提供一种cmos宽带接收机射频前端电路，该电路包含内建巴伦功能的低噪声跨导放大器，实现了超宽带、高线性和低噪声等特性。

为实现上述目的，本发明的技术方案如下：

一种cmos宽带巴伦射频接收前端电路，包括低噪声跨导放大器、i/q两路无源混频器、i/q两路跨阻放大器、和本振信号产生电路，所述低噪声跨导放大器输入端与射频输入端rfin相连，输出端v1out+、v1out-与所述i/q两路无源混频器的信号输入端相连，所述i/q两路无源混频器的信号输出端与i/q两路跨阻放大器信号输入端相连，所述反馈电路一端接i/q两路跨阻放大器输入端，另一端接i/q两路跨阻放大器输出端，其中，所述低噪声跨导放大器用于将单端射频信号转变成差分信号并放大输出给所述i/q两路无源混频器，所述i/q两路无源混频器用于将差分信号进行下混频后的输出给i/q两路跨阻放大器，所述i/q两路跨阻放大器将电流信号放大输出为电压信号，所述本振信号产生电路用于为i/q两路无源混频器提供本振信号，其特征在于，所述低噪声跨导放大器包括第十五电容c15、电感l、第一级放大单元、第二级放大单元、第三级放大单元、电阻有源反馈单元和多栅跨导单元，所述第十五电容c15、电感l、第一级放大单元、第二级放大单元、第三级放大单元依次串联，所述多栅跨导单元分布与第二级放大单元、第三级放大单元并联，所述电阻有源反馈单元一端与电感第一端相连，另一端与第三级放大单元相连，其中，所述第一级放大单元提供电路增益放大，所述第二级放大单元和第三级放大单元设计为单位增益，并具有相同技术参数，用于实现好的功率压缩点和巴伦功能。

进一步地，所述低噪声跨导放大器中第一级放大单元包括第一电容c1、第二电容c2、第一电阻r1、第二电阻r2、第一nmos晶体管mn1和第一pmos晶体管mp1；第二级放大单元包括第三电容c3、第四电容c4、第十一电容c11、第三电阻r3、第四电阻r4、第十一电阻r11、第二nmos晶体管mn2和第二pmos晶体管；第三级放大单元包括第五电容c5、第六电容c6、第十二电容c12、第五电阻r5、第六电阻r6、第十二电阻r12、第三nmos晶体管mn3和第三pmos晶体管mp3；多栅跨导单元包括第一多栅跨导单元和第二多栅跨导单元，其中，第一多栅跨导单元包括第七电容c7、第八电容c8、第七电阻r7、第八电阻r8、第六nmos晶体管man1和第六pmos晶体管map1；第二多栅跨导单元包括第九电容c9、第十电容c10、第九电阻r9、第十电阻r10、第七nmos晶体管man2和第七pmosmap2；电阻有源反馈单元包括第十三电阻r13、第十四电阻r14、第十五电阻rf、第十三电容c13、第十四电容c14、第四nmos晶体管mn4和第五nmos晶体管mn5；

其中，第十五电容c15的第一端与信号输入端rfin相连，第十五电容第二端接电感l第一端，电感l第二端分别接第一电容c1与第二电容c2一端，第一电容c1另一端接第一nmos晶体管mn1栅极，第二电容c2另一端接第一pmos晶体管mp1栅极；第一nmos晶体管mn1源级接地，第一nmos晶体管mn1漏极与第一pmos晶体管mp1漏级相连，第一nmos晶体管mn1栅极接第一电阻r1一端，第一电阻r1另一端接第一偏置电路vbn1；第一pmos晶体管mp1源级接电源vdd，第二电阻r2一端接第一pmos晶体管mp1栅极，另一端接第一pmos晶体管mp1漏极；第三电容c3一端与第一nmos晶体管mn1漏极相连，另一端接第二nmos晶体管mn2栅极；第三电阻r3一端接第二nmos晶体管mn2栅极，另一端接第二偏置电路vbn2；第二nmos晶体管mn2源级接地，第二nmos晶体管mn2漏极接低噪声跨导放大器正输出端v1out+；第四电容c4一端与第一nmos晶体管mn1漏极相连，另一端接第二pmos晶体管mp2栅极；第四电阻r4一端接第二pmos晶体管mp2栅极，另一端接第二pmos管mp2漏极；第二pmos晶体管mp2源级接电源vdd，第二pmos晶体管mp2漏极接低噪声跨导放大器正输出端v1out+；第五电容c5一端接低噪声跨导放大器正输出端v1out+，另一端接第三nmos晶体管mn3栅极；第五电阻r5一端接第三偏置电路vbn3，另一端接第三nmos晶体管mn3栅极；第三nmos晶体管mn3源级接地，第三nmos晶体管mn3漏极接低噪声跨导放大器负输出端v1out-；第六电容c6一端接低噪声跨导放大器正输出端v1out+，另一端接第三pmos晶体管mp3栅极；第六电阻r6一端接第三pmos晶体管mp3栅极，另一端接第三pmos晶体管mp3漏极；第三pmos晶体管mp3源级接电源vdd，第三pmos管mp3漏极接低噪声跨导放大器负输出端v1out-；第十三电容c13一端接低噪声跨导放大器正输出端v1out+，另一端接第四nmos晶体管mn4栅极；第十三电阻r13一端接第一偏置电路vbn1，另一端接第四nmos晶体管mn4栅极；第四nmos晶体管mn4源级接地，第四nmos管mn4漏极接第十五电阻rf的一端，并与第五nmos晶体管mn5源级相连，第十五电阻rf的另一端接第十五电容c15第二端；第十四电容c14一端接低噪声跨导放大器负输出端v1out-，另一端接第五nmos晶体管mn5栅极；第十四电阻r14一端接第五nmos管mn5栅极，另一端接第五nmos管mn5漏极；第五nmos晶体管mn5漏极接电源vdd；第七电容c7一端接第一nmos晶体管mn1漏极，另一端接第六nmos晶体管man1栅极；第七电阻r7一端接第四偏置电路vban，另一端接第六nmos晶体管man1栅极；第六nmos晶体管man1源级接地，第六nmos晶体管man1漏极接低噪声跨导放大器正输出端v1out+；第八电容c8一端接第一nmos晶体管mn1漏极，另一端接第六pmos晶体管map1栅极；第八电阻r8一端接第五偏置电路vbap，另一端接第六pmos晶体管map1栅极；第六pmos晶体管map1源级接电源vdd，第六pmos晶体管map1漏极接低噪声跨导放大器正输出端v1out+；第九电容c9一端接低噪声跨导放大器正输出端v1out+，另一端接第七nmos晶体管man2栅极；第九电阻r9一端接第四偏置电路vban，另一端接第七nmos晶体管man2栅极；第七nmos晶体管man2源级接地，第七nmos晶体管man2漏极接低噪声跨导放大器负输出端v1out-；第十电容c10一端接低噪声跨导放大器正输出端v1out+，另一端接第七pmos晶体管map2栅极；第十电阻r10一端接第五偏置电路vbap，另一端接第七pmos晶体管map2栅极；第七pmos晶体管map2源级接电源vdd，第七pmos晶体管map2漏极接低噪声跨导放大器负输出端v1out-；第十一电阻r11第一端接第十一电容c11第一端，第十一电阻r11第二端接地，第十一电容c11第二端接低噪声跨导放大器正输出端v1out+；第十二电阻r12第一端接第十二电容c12第一端，第十二电阻r12第二端接地，第十二电容c12第二端接低噪声跨导放大器负输出端v1out-。

进一步地，所述i/q两路跨阻放大器中第十二pmos晶体管m12源级接vdd，漏极接第十三pmos晶体管m13源级，栅极接偏置电压；第十三pmos晶体管m13漏极接第十五nmos晶体管m15的漏极，栅极接无源混频器正输出端vif+；第十四pmos晶体管m14源级接第十三pmos晶体管m13源级，漏极接第十六nmos晶体管m16的漏极，栅极接无源混频器负输出端vif-；第十五nmos晶体管m15源级接地，漏极接第十七nmos晶体管m17的源级，栅极接偏置电压；第十六nmos晶体管m16源级接地，漏极接地十八nmos晶体管m18的源级，栅极接偏置电压；第十七nmos晶体管m17漏极接第十九pmos晶体管m19的漏极，栅极接偏置电压；第十八nmos晶体管m18漏极接第二十pmos晶体管m20的漏级，栅极接偏置电压；第十九pmos晶体管m19源级接第二十一pmos晶体管m21漏极，栅极接偏置电压；第二十pmos晶体管m20源级接第二十二pmos晶体管m22漏极，栅极接偏置电压；第二十一pmos晶体管m21源级接第十九电阻r19的一端，第十九电阻r19另一端接电源vdd，第二十一pmos晶体管m21栅极接第十七电阻r17的一端，第十七电阻r17的另一端分别与第十八电阻r18、第十五电阻r15、第十六电阻r16相连，第十八电阻r18的另一端接第二十二pmos晶体管m22的栅级，第十五电阻r15的另一端接第十七nmos晶体管m17漏极，第十六电阻r16的另一端接第十八nmos晶体管m18漏极；第二十二pmos晶体管m22的源级接第二十电阻r20，第二十电阻r20的另一端接电源vdd；第十七电容c17一端接第二十一pmos晶体管m21栅极，另一端接第十九pmos晶体管m19漏极；第十八电容c18一端接第二十二pmos晶体管m22栅极，另一端接第二十pmos晶体管m20漏极；第三十七pmos晶体管m37源级接电源vdd，栅极接偏置电压，漏极接接第二十三pmos晶体管m23的源级；第二十三pmos晶体管m23的漏极接第二十五nmos晶体管m25的漏极；第二十四pmos晶体管m24的源级接第三十七pmos晶体管m37的漏极，漏极接第二十六nmos晶体管m26的漏极；第二十五nmos晶体管m25的源级接地，第二十六nmos晶体管m26的源级接地；第十九电容c19一端接第二十三pmos晶体管m23栅极，另一端接第二十五nmos晶体管m25栅极；第二十电容c20一端接第二十四pmos晶体管m24栅极，另一端接第二十六nmos晶体管m26栅极；第二十一电阻r21一端接第二十五nmos晶体管m25漏极，另一端分别与第二十二电阻r22、第二十三电阻r23、第二十四电阻r24相连，第二十二电阻r22另一端接第二十六nmos晶体管m26漏极，第二十三电阻r23另一端接第二十五nmos晶体管m25栅极，第二十四电阻r24另一端接第二十六nmos晶体管m26栅极；第二十七pmos晶体管m27源级接电源vdd，漏极接跨阻放大器负输出端vout-，栅极接第二十八pmos晶体管m28栅极；第二十八pmos晶体管m28源级接电源vdd，漏极与栅极短路相连；第二十九pmos晶体管m29源级接电源vdd，漏极接跨阻放大器正输出端vout+，栅极接偏置电压vcmfb；第三十nmos晶体管m30漏极接跨阻放大器正输出端vout+，源级接地，栅极接第三十一nmos晶体管m31栅极；第三十一nmos晶体管m31漏极接第二十八晶体管m28漏极，栅极接地二十三pmos晶体管m23漏极，源级接地；第三十二pmos晶体管m32源级接电源vdd，栅极与第三十三pmos晶体管m33栅极相连，漏极接跨阻放大器正输出端vout+；第三十三pmos晶体管m33源级接电源vdd，栅极与源级短接；第三十四pmos晶体管m34源级接电源vdd，栅极接偏置电压vcmfb，漏极接跨阻放大器负输出端vout-；第三十五nmos晶体管m35漏极接第三十三pmos晶体管m33漏极，源级接地，栅极接地二十四pmos晶体管m24漏极；第三十六nmos晶体管m36栅极与第三十五nmos晶体管m35栅极相连，源级接地，漏极接跨阻放大器负输出端vout-。

进一步地，所述本振信号为25％占空比的本振信号。

综上所述，由于采用了上述技术方案，本发明的有益效果是：

1.本发明设计的低噪声跨导放大器通过三级放大单元，在末级输入输出端获得差分放大信号，实现了巴伦功能的内建，并且该有源巴伦体积小，便于集成；放大器使用电阻有源反馈结构作为输入级，使得接收电路具有宽带特征；输入端的电感器、低噪声跨导放大器的源随器和第一输入级的寄生电容构成谐振效果，进一步提升带宽，使得本发明工作频段覆盖1-12ghz。

2.本发明接收前端结构基于电流模的设计理念，使得电路具备良好的抗干扰能力；低噪声跨导放大器中第二级和第三级放大器单元分别与多栅跨导单元并联，改善其线性度，使得整个带路具有优异的带内线性度；跨阻放大器第三级采用电流模方法，具备好的线性。此外，接收机也具备高增益，较低噪声指数性能。

附图说明

图1为本发明宽带射频接收前端电路示意图。

图2为本发明低噪声跨导放大器电路图。

图3为本发明混频器电路图。

图4为本发明本振信号产生电路示意图。

图5为本发明i/q路跨阻放大器(tia)电路示意图。

图6为本发明电路性能仿真图；

其中，(a)为输入反馈系数s11仿真曲线图，(b)为噪声nf仿真曲线图，(c)为增益gain仿真曲线图，(d)为双音测试iip3仿真曲线图。

图7为本发明带宽仿真曲线图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合实施方式和附图，对本发明作进一步地详细描述。

图2为本发明低噪声跨导放大器电路图，如图2所示，巴伦低噪声跨导放大器电路输入为单端射频信号。第一pmos晶体管mp1与第一nmos晶体管mn1构成第一放大级，第二pmos晶体管mp2与第二nmos晶体管mn2构成第二放大级输出vout+，第三pmos晶体管mp3与第三nmos晶体管mn3构成第三放大级输出vout-，第六nmos晶体管man1和第六pmosmap1、第七nmos晶体管man2和第七pmosmap2均采用mgtr(multiplegatedtransistor)技术分别构成两个线性度提高级，并分别与第二放大级、第三放大级并联改善其线性度。具体地，第二级放大级、第三级放大级设计为单位增益，具有相同技术参数，得以实现好的功率压缩点和巴伦功能，而mgtr技术的运用则提高了带内线性度指标。第一级放大级消耗的大部分电流，提供了主要跨导增益，以获得低噪声的效果。使用电阻有源反馈结构作为输入级，使得跨导放大器、以及整个接收机具有宽带特征；进一步地，输入端的电感器和低噪声跨导放大器的源随器，第一输入级的寄生电容构成谐振效果，进一步提升带宽，因此本发明工作频段能够覆盖1-12ghz。

巴伦低噪声跨导放大器的差分输出信号经i/q路混频器下变频，如图3所示。其中，所述i/q两路无源混频器包括第八nmos管m8、第九nmos管m9、第十nmos晶体管m10和第十六电容c16，其中第八nmos晶体管m8栅极接本振正输入端lo+，源级接射频正输入端v1out+，漏极接中频正输出端vif+；第九nmos晶体管m9栅极接本振负输入端lo-，源级接射频正输入端v1out+，漏极接中频负输出端vif-；第十nmos晶体管m10栅极接本振负输入端lo-，源级接射频负输入端v1out-，漏极接中频正输出端vif+；第十一nmos晶体管m11栅极接本振正输入端lo+，源级接射频负输入端v1out-，漏极接中频负输出端vif-；第十六电容c16一端接中频正输出端vif+，另一端接中频负输出端vif-。

本发明的混频器采用无源电流换向型结构，来对跨导放大器的差分输出信号在电流域进行周期的换向，实现射频信号转变为基带信号，具备低失真特性。为了解决无源混频器的i/q支路间串扰问题，混频器使用25％占空比的本振信号驱动。如图4所示，本振信号产生电路负责将振荡器的三角信号经过逻辑门的转换，形成脉冲信号。由两个d触发器构成的反馈结构形成的2分频器对脉冲信号进行预分频，得到四路时钟信号。四路时钟在时间上有交叠，经过与非门的处理就得到了互不交叠的25％占空比的时钟信号。并且为了提升驱动能力，末级采用了缓冲器设计，便于改善本振的高频驱动效果。

其中，本振信号产生电路包括第二十一电容c21、第二十二电容c22、第二十三电容c23、第二十四电容c24、第一d锁存器d1和第二d锁存器d2，其中，第一d锁存器d1正输入端d接第二d锁存器d2负输出端(即为phi3)，第一d锁存器d1负输入端接第二d锁存器d2正输出端q(即为phi1)，第一d锁存器d1正输出端q(即为phi0)接第二d锁存器d2正输入端d，第一d锁存器d1负输出端(即为phi2)接第二d锁存器d2负输入端第二十一电容c21一端接地，另一端接phi0；第二十二电容c22一端接地，另一端接phi2；第二十三电容c23一端接地，另一端接phi1；第二十四电容c24一端接地，另一端接phi3。

phi0与phi1接与非门输入端，其输出经反相器输出为lo0；phi1与phi2接与非门输入端，其输出经反相器输出为lo1；phi2与phi3接与非门输入端，其输出经反相器输出为lo2；phi3与phi0接与非门输入端，其输出经反相器输出为lo3。

混频器将基带信号输送至跨阻放大器的输入端口。跨阻放大器负载将基带电流信号，转化为输出电压信号。如图5所示，该放大器使用三级结构，第一级采用折叠cascode结构获得高的增益，减小晶体管的堆叠数目，增加输出与输入的隔离性，即减小输出电压对电路电流的影响。第二级提供适度增益。前二级均采用pmos作为输入级，利于低闪烁噪声的实现。第三级为电流镜设计，对于末级的大信号，提供了电流模的放大效果，保证了线性度性能。其中，电压vcmfb＝(vout+-vout-)/2。该放大器的环路增益为73db,单位增益带宽为2.1ghz,相位裕度71°。跨阻放大器中包括反馈电路，其中，反馈电路包括反馈电容ci1、反馈电容ci2、反馈电容cq1、反馈电容cq2、反馈电阻ri1、反馈电阻ri2、反馈电阻rq1和反馈电阻rq2，其中，反馈电容ci1与反馈电阻ri1并联，一端接跨阻放大器i路负输入端，另一端接跨阻放大器i路正输出端；反馈电容ci2与反馈电阻ri2并联，一端接跨阻放大器i路正输入端，另一端接跨阻放大器i路负输出端；反馈电容cq1与反馈电阻rq1并联，一端接跨阻放大器q路负输入端，另一端接跨阻放大器q路正输出端；反馈电容cq2与反馈电阻rq2并联，一端接跨阻放大器q路负输入端，另一端接跨阻放大器q路正输出端。其中，通过反馈电阻电容ri/ci、rq/cq的配置，实现基带带宽40mhz，满足宽带接收系统的要求；并且，对于带外阻塞信号，该结构还提供了良好的抗干扰能力。

本发明采用28nmcmos工艺实现，如图6所示，仿真获得的技术指标以典型的5ghz的本振频率为例，结果为：2.8db的nf、47.5db的增益。在具有巴伦功能的低噪声跨导放大器输出端的差分平衡性结果为：幅度误差优于0.3db，相位误差小于3°。本发明射频前端电路的双音测试也表明了带内iip3为-10dbm，此外带外iip3约为0dbm，表明其具有较好的带外抑制效果。对于其他频率点的本振，仿真的指标波动在可接受范围内。本发明的射频带宽主要由低噪声跨导放大器决定，如图7所示，仿真得到的反馈系数s11带宽很好地覆盖了1-12ghz。电路整机功耗23.5毫瓦，具体地电路中各个模块的功耗分布：跨导放大器电路功耗为7.4mw，本振功耗为11.5mw，偏置电路功耗为0.3mw，tia电路功耗为2.4mw。下表给出了本实施方法参数指标和近年来的技术报导结果对比，因此本发明方案除具备了内建巴伦功能外，还有宽带宽、高增益和低功耗的优势。

表1

(1)liangwu；alanw.l.ng；shiyuanzheng；etal,a0.9-5.8-ghzsoftware-definedreceiverrffront-endwithtransformer-basedcurrent-gainboostingandharmonicrejectioncalibration[j],ieeetransactionsonverylargescaleintegrationsystems,volume:25,issue:8,page:2371-2382,2017.

(2)xiangningfan；chengjiegu；jiantao；etal,areconfigurable0.7-2.6ghzwidebandmixerformulti-modemulti-standardreceiversin0.183mrfcmos[c],2015ieeemtt-sinternationalmicrowaveworkshopseriesonadvancedmaterialsandprocessesforrfandthzapplications,2015,suzhou,china.

(3)hosseinnoori；rongjiang；fafosterdai,a1.8ghz-2.4ghzsaw-lessreconfigurablereceiverfrontendrficin65nmcmosrfsoi[c],2018ieeeinternationalsymposiumoncircuitsandsystems,2018,florenceitaly.

以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。