一种误差自消除的MASHΔΣ调制器的制作方法

本发明涉及一种误差自消除的mashδσ调制器，属于δσ调制器技术领域。

背景技术：

δσ调制器应用于频率综合、模数转换等电路当中，其可将精度较高的输入数据转换成一串精度较低的数据序列，输出数据序列的平均值与输入数据相同。通过δσ调制器，有限的电路资源可以实现较高的分辨率。

多级噪声整形(multistagenoise-shaping，简称mash)结构的δσ调制器因其固有的稳定性被广泛采用。噪声整形效果与mash的阶数强相关，特定阶数下，输出序列的随机性、输出电路数量都是mashδσ调制器的关键指标。序列的中包含的频率成分会直接影响电路整体的频谱纯度，因此提高输出序列的随机性一直是研究热点；另一方面，减少δσ调制器输出的数量可以降低对后级电路线性度的要求，也可以降低瞬时杂散。增加随机成分的注入可以提升输出序列的随机性，然而，无法兼顾输出电平数量。因此，研究一种既可以提升输出序列随机性，又可以降低输出电平数量的mashδσ调制器结构至关重要。

技术实现要素：

本发明所要解决的技术问题在于克服现有技术的不足，提供一种误差自消除的mashδσ调制器，通过将原有的误差消除模块被融合到单级调制器单元中，既引入了额外的随机成分注入，又减少了噪声消除过程中累加器的使用。

本发明具体采用以下技术方案解决上述技术问题：

一种误差自消除的mashδσ调制器，包括三个级联的一阶调制器：第一调制器、第二调制器以及第三调制器；其中，第一调制器包括第一量化器q1、第一延迟单元d1、四个第一累加器，与第一调制器结构相同的第二调制器包括第二量化器q2、第二延迟单元d2、四个第二累加器，第三调制器包括第三量化器q3、第三延迟单元d3、两个第三累加器；

将mashδσ调制器的输入信号x[n]放大m倍作为第一调制器的第一输入信号i1[n]，将输入信号i1[n]与第一延迟单元d1的输出信号s[n]通过第一累加器累加后作为第一量化器q1的输入信号v[n]，将第一量化器q1的输出信号与第一调制器的第二输入信号nc1[n]通过第一累加器累加后作为第一调制器的一个输出信号o1[n]，且将第一量化器q1的输入信号v[n]通过第一累加器减去其输出信号o1[n]后作为第一延迟单元d1的输入信号，将第一量化器q1的输入信号v[n]通过第一累加器减去第一量化器q1的输出信号后作为第一调制器的另一个输出信号oe1[n]输出；

将第一调制器的另一个输出信号oe1[n]作为第二调制器的第一输入信号i2[n]，输入信号i2[n]与第二延迟单元d2的输出信号通过第二累加器累加后作为第二量化器q2的输入信号，将第二量化器q2的输出信号与第二调制器的第二输入信号nc2[n]通过第二累加器累加后为第二调制器的一个输出信号o2[n]，将第二量化器q2的输入信号通过第二累加器减去其输出信号o2[n]后作为第二延迟单元d2的输入信号，将第二量化器q2的输入信号通过第二累加器减去第二量化器q2的输出信号后作为第二调制器的另一个输出信号oe2[n]输出；

将第二调制器的另一个输出信号oe2[n]作为第三调制器的输入信号i3[n]，输入信号i3[n]与第三延迟单元d3的输出信号通过第三累加器累加后作为第三量化器q3的输入信号，且第三量化器q3的输入信号通过第三累加器减去第三量化器q3的输出信号作为第三延迟单元d3的输入信号，第三量化器q3的输出信号即为第三调制器的输出信号o3[n]；

并且，将第三调制器的输出信号o3[n]作为第二调制器的第二输入信号nc2[n]，将第二调制器的输出信号oe2[n]作为第一调制器的第二输入信号nc1[n]，且将第一调制器的输出信号o1[n]放大1/m倍后作为mashδσ调制器的输出信号y[n]输出。

进一步地，作为本发明的一种优选技术方案，所述第一调制器采用的传递函数为：

o1[n]＝i1[n]+(1-z^-1)e1[n]+(1-z^-1)nc1[n]

oe1[n]＝-e1[n]

其中，z^-1表示一个时钟周期的延迟，e1[n]表示第一量化器q1的量化噪声。

进一步地，作为本发明的一种优选技术方案，所述第三调制器采用的传递函数为：

o3[n]＝i3[n]+(1-z^-1)e3[n]

其中，z^-1表示一个时钟周期的延迟，e3[n]表示第三量化器q3的量化噪声。

本发明采用上述技术方案，能产生如下技术效果：

本发明的误差自消除的mashδσ调制器，通过将传统mash结构中的误差消除模块融合到单级调制器单元中，实现误差自消除。通过本发明提出的结构，既引入了额外的随机成分注入以提升输出序列的随机性，又减少了噪声消除过程中累加器的使用以减少输出电平数量。该结构既可以减少对后级的噪声，又可以舒缓对后级在线性度等方面的要求。

因此，本发明用较小的资源消耗就实现了输出序列随机性的提升，同时也给后级电路的设计留有更大的空间。

附图说明

图1为本发明误差自消除的mashδσ调制器结构示意图。

图2为本发明误差自消除的mashδσ调制器仿真的量化噪声功率谱密度。

图3(a)为传统结构输出序列自相关性仿真结果，图3(b)为本发明误差自消除的mashδσ调制器输出序列自相关性仿真结果。

图4(a)为传统结构输出电平的仿真结果，图4(b)为本发明误差自消除的mashδσ调制器输出电平的仿真结果。

具体实施方式

下面结合说明书附图对本发明的实施方式进行描述。

如图1所示，本发明设计了一种误差自消除的mashδσ调制器，不需要额外的噪声消除路径，本发明的调制器包括三个级联的一阶调制器：第一调制器、第二调制器以及第三调制器。

其中，第一调制器包括第一量化器q1、第一延迟单元d1、四个第一累加器，与第一调制器结构相同的第二调制器包括第二量化器q2、第二延迟单元d2、四个第二累加器，第三调制器包括第三量化器q3、第三延迟单元d3、两个第三累加器。

将mashδσ调制器的输入信号x[n]放大m倍作为第一调制器的第一输入信号i1[n]，将输入信号i1[n]与第一延迟单元d1的输出信号s[n]通过第一累加器累加后作为第一量化器q1的输入信号v[n]，将第一量化器q1的输出信号与第一调制器的第二输入信号nc1[n]通过第一累加器累加后为第一调制器的一个输出信号o1[n]，且将第一量化器q1的输入信号v[n]通过第一累加器减去其输出信号o1[n]后作为第一延迟单元d1的输入信号，将第一量化器q1的输入信号v[n]通过第一累加器减去第一量化器q1的输出信号后作为第一调制器的另一个输出信号oe1[n]输出；

将第一调制器的另一个输出信号oe1[n]作为第二调制器的第一输入信号i2[n]，输入信号i2[n]与第二延迟单元d2的输出信号通过第二累加器累加后作为第二量化器q2的输入信号，将第二量化器q2的输出信号与第二调制器的第二输入信号nc2[n]通过第二累加器累加后为第二调制器的一个输出信号o2[n]，将第二量化器q2的输入信号通过第二累加器减去其输出信号o2[n]后作为第二延迟单元d2的输入信号，将第二量化器q2的输入信号通过第二累加器减去第二量化器q2的输出信号后作为第二调制器的另一个输出信号oe2[n]输出；

将第二调制器的另一个输出信号oe2[n]作为第三调制器的输入信号i3[n]，输入信号i3[n]与第三延迟单元d3的输出信号通过第三累加器累加后作为第三量化器q3的输入信号，且第三量化器q3的输入信号通过第三累加器减去第三量化器q3的输出信号作为第三延迟单元d3的输入信号，第三量化器q3的输出信号即为第三调制器的输出信号o3[n]；

并且，将第三调制器的输出信号o3[n]作为第二调制器的第二输入信号nc2[n]，将第二调制器的输出信号oe2[n]作为第一调制器的第二输入信号nc1[n]，且将第一调制器的输出信号o1[n]放大1/m倍后作为整个mashδσ调制器的输出信号y[n]输出。

所述第一调制器采用的传递函数如式(1-1)到(1-4)所示：

s[n]＝-z^-1(e1[n]+nc1[n])(1-1)

v[n]＝i1[n]-z^-1(e1[n]+nc1[n])(1-2)

o1[n]＝i1[n]+(1-z^-1)e1[n]+(1-z^-1)nc1[n](1-3)

oe1[n]＝-e1[n](1-4)

其中，z^-1表示一个时钟周期的延迟，e1[n]表示第一量化器q1的量化噪声。

所述第二调制器与第一调制器结构相同，其采用的传递函数也相同，如式(1-5)(1-6)所示：

o2[n]＝i2[n]+(1-z^-1)e2[n]+(1-z^-1)nc2[n](1-5)

oe2[n]＝-e2[n](1-6)

其中，z^-1表示一个时钟周期的延迟，e2[n]表示第二量化器q2的量化噪声。

第三调制器为传统一阶调制器结构，其采用的传递函数如式(1-7)：

o3[n]＝i3[n]+(1-z^-1)e3[n](1-7)

其中，z^-1表示一个时钟周期的延迟，e3[n]表示第三量化器q3的量化噪声。

上述中，m为第一量化器q1、第二量化器q2、第三量化器q3的模。由此可得：

o3[n]＝-e2[n]+(1-z^-1)e3[n](1-8)

o2[n]＝-e1[n]+(1-z^-1)e2[n]+(1-z^-1)o3[n]＝-e1[n]+(1-z^-1)²e3[n](1-9)

o1[n]＝i1[n]+(1-z^-1)e1[n]+(1-z^-1)o2[n]＝i1[n]+(1-z^-1)³e3[n](1-10)

从式(1-11)中可以看出，该结构可以保留输入信号，并且对量化噪声具有三阶滤波的作用。

传统的三阶mashδσ调制器，除了级联的三个一阶调制器外，还需要额外的误差消除路径，引入了4个累加器。本发明的误差自消除的mashδσ调制器，通过将原有的误差消除模块融合到单级调制器单元中，仅需增加两个累加器就可以完成噪声消除，以减少输出电平数量。同时，噪声消除的过程也引入了额外的随机成分注入，输出序列的随机性得到提升。

图2为本发明误差自消除的mashδσ调制器仿真的量化噪声功率谱密度。其中黑色实线为理想的三阶功率谱参考线，可以看出，本发明的结构对量化噪声有三阶滤波较好，且在功率谱上没有明显的空闲音成分。

图3(a)为传统结构输出序列自相关性仿真结果，图3(b)为本发明误差自消除的mashδσ调制器输出序列自相关性仿真结果。与传统结构相比，本发明结构输出序列的自相关性被减弱，可以表征出序列的随机性增强。

图4(a)为传统结构输出电平的仿真结果，图4(b)为本发明误差自消除的mashδσ调制器输出电平的仿真结果。传统结构有8个输出电平，而本发明中结构的输出电平仅有6个，输出电平数减少可以给后级电路的设计留有更大的空间。

综上，本发明的误差自消除的mashδσ调制器，通过将原有的误差消除模块被融合到单级调制器单元中，既引入了额外的随机成分注入以提升输出序列的随机性，又减少了噪声消除过程中累加器的使用以减少输出电平数量。本发明用较小的资源消耗就实现了输出序列随机性的提升，同时也给后级电路的设计留有更大的空间。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。