触发器的制作方法

本发明涉及一种半导体集成电路，尤其涉及一种触发器。

背景技术：

随着集成电路技术的飞速发展，单个芯片上集成规模越来越大，因此要求器件越来越小以便集成更多的器件，对器件性能的要求也越来越高。时序逻辑结构是集成电路系统中必不可少的一部分，其性能也直接影响系统性能。其中触发器是时序逻辑结构中常用的一种元器件，其性能对整个系统的性能影响很大。d触发器(dff)作为标准单元中不可或缺的时序逻辑结构被广泛应用到各种设计中，对d触发器的性能要求也更高。

请参阅图1，图1为现有技术中的带置位功能的d触发器的示意图，如图1所示，包括第一反相器inv1、第二反相器inv2、第三反相器inv3、采用三态门的第四反相器inv4、采用三态门的第五反相器inv5、由pmos管p01和nmos管n01组成的第一传输门、由pmos管p02和nmos管n02组成的第二传输门、第一与非门nand1和第二与非门nand2组成。其中，第一反相器inv1、第二反相器inv2、第三反相器inv3、采用三态门的第四反相器inv4、采用三态门的第五反相器inv5、第一与非门nand1和第二与非门nand2均采用mos管实现，其中一般第一反相器inv1、第二反相器inv2、第三反相器inv3需要两个mos管实现，采用三态门的第四反相器inv4和采用三态门的第五反相器inv5需要四个mos管实现，第一与非门nand1和第二与非门nand2需要四个mos管实现。因此，如图1所示的现有的带置位功能的d触发器所需的mos管数量多，版图面积大；且其只能工作在一个电压点，也即不带电平转换功能。基于上述原因现有的d触发器无法满足目前集成电路对d触发器的性能要求。

技术实现要素：

本发明的目的在于提供一种触发器，以减小触发器的版图面积，且可增大触发器的应用范围。

本发明提供的触发器，包括：pmos管p1，pmos管p1的源极连接电源电压vdd，pmos管p1的栅极接收时钟信号ck；nmos管n1，nmos管n1的漏极连接pmos管p1的漏极，形成共节点x，nmos管n1的源极接地，nmos管n1的栅极接收触发器的输入信号d；pmos管p2，pmos管p2的源极连接电源电压vdd，pmos管p2的栅极接收时钟信号ck；nmos管n2，nmos管n2的漏极连接pmos管p2的漏极，形成共节点y，nmos管n2的源极接地，nmos管n2的栅极连接nmos管n1的漏极与pmos管p1的漏极的共节点x，接收共节点x的电压信号；pmos管p3，pmos管p3的源极连接电源电压vdd，pmos管p3的栅极连接nmos管n2的漏极与pmos管p2的漏极的共节点y，接收共节点y的电压信号；nmos管n3，nmos管n3的漏极连接pmos管p3的漏极，形成共节点qb，nmos管n3的源极接地，nmos管n3的栅极接收时钟信号ck；pmos管p4，pmos管p4的源极连接电源电压vdd，pmos管p4的栅极连接nmos管n3的漏极与pmos管p3的漏极的共节点qb，接收共节点qb的电压信号；以及nmos管n4，nmos管n4的漏极连接pmos管p4的漏极，形成共节点q,并于q点输出触发器的输出信号q，nmos管n4的源极接地，nmos管n4的栅极连接nmos管n3的漏极与pmos管p3的漏极的共节点qb，接收共节点qb的电压信号。

更进一步的，在t1时刻，触发器的输入信号d为高电平，时钟信号ck从低电平跳变为高电平，d为高电平，nmos管n1导通，则共节点x处的电压信号为低电平，则nmos管n2不导通，因在t1时刻的前一刻时钟信号ck为低电平，则pmos管p2导通，共节点y处的电压信号为高电平，则pmos管p3不导通，此时ck从低电平跳变为高电平，nmos管n3导通，则共节点qb处的电压信号为低电平，低电平的共节点qb处的电压信号经pmos管p4和nmos管n4组成的反相器得到共节点q处的输出信号q为高电平。

更进一步的，在t2时刻，触发器的输入信号d为低电平，时钟信号ck从低电平跳变为高电平，d为低电平，nmos管n1不导通，因在t2时刻的前一刻时钟信号ck为低电平，则pmos管p1导通，则共节点x处的电压信号为高电平，则nmos管n2导通，则共节点y处的电压信号为低电平，则pmos管p3导通，则共节点qb处的电压信号为高电平，高电平的共节点qb处的电压信号经pmos管p4和nmos管n4组成的反相器得到共节点q处的输出信号q为低电平。

更进一步的，所述触发器集成在一半导体衬底上。

更进一步的，所述触发器应用cmos工艺集成在一半导体衬底上，。

更进一步的，所述触发器仅具有4个pmos管和4个nmos管。

更进一步的，pmos管p1、pmos管p2、pmos管p3、pmos管p4、nmos管n1、nmos管n2、nmos管n3和nmos管n4为高压mos管。

更进一步的，所述高压mos管的电压为1.5v至5v之间。

更进一步的，所述1.5v具有5％以内的偏差。

更进一步的，所述5v具有5％以内的偏差。

更进一步的，nmos管n1、pmos管p2和pmos管p3的电流能力较pmos管p1、nmos管n2和nmos管n3的电流能力强。

更进一步的，nmos管n1、pmos管p2和pmos管p3的版图面积较pmos管p1、nmos管n2和nmos管n3的版图面积大。

更进一步的，触发器的输入信号d的电压范围在vt到vdd之间，其中vt为触发器中的mos管的栅极阈值电压。

本发明提供的触发器，通过设计包括4个pmos管和4个nmos管的触发器，可以减小触发器所需的mos管的数量，减小触发器的版图面积，且触发器的输入信号d的电压范围可以从vt到vdd之间，其中vt为触发器的mos管的栅极阈值电压，能更好的满足目前集成电路对触发器性能的要求，且可增大触发器的应用范围。

附图说明

图1为现有技术中的带置位功能的d触发器的示意图。

图2为本发明一实施例的触发器的示意图。

图3为图2所示的触发器的工作波形图。

图4为图2所示的触发器的工作波形图。

具体实施方式

下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明一实施例中，提供一种触发器，该触发器自带电平转换功能，因此电压工作范围大，且所用mos管数量少，版图面积小。具体的，请参阅图2，图2为本发明一实施例的触发器的示意图。如图2所示，触发器包括：pmos管p1，pmos管p1的源极连接电源电压vdd，pmos管p1的栅极接收时钟信号ck；nmos管n1，nmos管n1的漏极连接pmos管p1的漏极，形成共节点x，nmos管n1的源极接地，nmos管n1的栅极接收触发器的输入信号d；pmos管p2，pmos管p2的源极连接电源电压vdd，pmos管p2的栅极接收时钟信号ck；nmos管n2，nmos管n2的漏极连接pmos管p2的漏极，形成共节点y，nmos管n2的源极接地，nmos管n2的栅极连接nmos管n1的漏极与pmos管p1的漏极的共节点x，接收共节点x的电压信号；pmos管p3，pmos管p3的源极连接电源电压vdd，pmos管p3的栅极连接nmos管n2的漏极与pmos管p2的漏极的共节点y，接收共节点y的电压信号；nmos管n3，nmos管n3的漏极连接pmos管p3的漏极，形成共节点qb，nmos管n3的源极接地，nmos管n3的栅极接收时钟信号ck；pmos管p4，pmos管p4的源极连接电源电压vdd，pmos管p4的栅极连接nmos管n3的漏极与pmos管p3的漏极的共节点qb，接收共节点qb的电压信号；nmos管n4，nmos管n4的漏极连接pmos管p4的漏极，形成共节点q,并于q点输出触发器的输出信号q，nmos管n4的源极接地，nmos管n4的栅极连接nmos管n3的漏极与pmos管p3的漏极的共节点qb，接收共节点qb的电压信号。

如图2所示，本发明的触发器包括4个pmos管和4个nmos管，相对于图1所示的现有技术的触发器，本发明提供的触发器所用mos管数量少很多。在本发明一实施例中，所述触发器集成在一半导体衬底上。更具体的，所述触发器应用cmos工艺集成在一半导体衬底上，因此本发明的触发器的版图面积小。更进一步的，在本发明一实施例中，触发器仅具有4个pmos管和4个nmos管。

在本发明一实施例中，pmos管p1、pmos管p2、pmos管p3、pmos管p4、nmos管n1、nmos管n2、nmos管n3和nmos管n4为高压mos管。更具体的，在本发明一实施例中，高压mos管的电压为1.5v至5v之间。具体的，上述1.5v和5v可有一定的偏差，在本发明一实施例中，上述偏差为20％之内；较优的，上述偏差为10％之内；更优的，上述偏差为5％之内。

请参阅图3，图3为图2所示的触发器的工作波形图。并请结合图2，以讲明图2所示的触发器的工作原理。如图3所示，在t1时刻，触发器的输入信号d为高电平，时钟信号ck从低电平跳变为高电平，d为高电平，nmos管n1导通，则共节点x处的电压信号为低电平，则nmos管n2不导通，因在t1时刻的前一刻时钟信号ck为低电平，则pmos管p2导通，共节点y处的电压信号为高电平，则pmos管p3不导通，此时ck从低电平跳变为高电平，nmos管n3导通，则共节点qb处的电压信号为低电平，低电平的共节点qb处的电压信号经pmos管p4和nmos管n4组成的反相器得到共节点q处的输出信号q为高电平，如此实现d触发器的功能。

请参阅图4，图4为图2所示的触发器的工作波形图。并请结合图2，以讲明图2所示的触发器的工作原理。如图4所示，在t2时刻，触发器的输入信号d为低电平，时钟信号ck从低电平跳变为高电平，d为低电平，nmos管n1不导通，因在t2时刻的前一刻时钟信号ck为低电平，则pmos管p1导通，则共节点x处的电压信号为高电平，则nmos管n2导通，则共节点y处的电压信号为低电平，则pmos管p3导通，则共节点qb处的电压信号为高电平，高电平的共节点qb处的电压信号经pmos管p4和nmos管n4组成的反相器得到共节点q处的输出信号q为低电平，如此实现d触发器的功能。

为了实现d触发器的功能，需防止pmos管p1与nmos管n1同时导通、pmos管p2和nmos管n2同时导通以及pmos管p3和nmos管n3同时导通，在本发明一实施例中，nmos管n1、pmos管p2和pmos管p3的电流能力较pmos管p1、nmos管n2和nmos管n3的电流能力强。具体的，在集成电路版图上，nmos管n1、pmos管p2和pmos管p3的版图面积较pmos管p1、nmos管n2和nmos管n3的版图面积大。

根据图2、图3及图4可知，本发明提供的触发器的输入信号d的电压范围在vt到vdd之间，其中vt为触发器中的mos管的栅极阈值电压，也即本发明提供的触发器自带电平转换功能，能更好地满足目前集成电路对触发器性能的要求，且可增大触发器的应用范围。

综上所述，通过设计包括4个pmos管和4个nmos管的触发器，可以减小触发器所需的mos管的数量，减小触发器的版图面积，且触发器的输入信号d的电压范围可以从vt到vdd之间，其中vt为触发器的mos管的栅极阈值电压，能更好的满足目前集成电路对触发器性能的要求，且可增大触发器的应用范围。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。