误差放大器的制作方法

本发明涉及集成电路技术领域，尤其涉及到误差放大器。

背景技术：

在电源芯片中，为了反映输出电压和基准电压的差值有效地控制输出电压，需要用误差放大电路来对输出电压和基准电压的差值进行放大。为了保证电源芯片的稳定性，误差放大器电路的性能指标要达到系统要求。

技术实现要素：

本发明旨在解决现有技术的不足，提供一种误差放大器。

误差放大器，包括第一电阻、第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管、第五pmos管、第六pmos管、第六nmos管、第一电容、第二电阻和第二电容：

所述第一电阻的一端接所述第一pmos管的栅极和漏极和所述第二pmos管的栅极，另一端接地；所述第一pmos管的栅极和漏极接在一起再接所述第一电阻的一端和所述第二pmos管的栅极，源极接电源电压vcc；所述第二pmos管的栅极接所述第一电阻的一端和所述第一pmos管的栅极和漏极，漏极接所述第三pmos管的源极和所述第四pmos管的源极，源极接电源电压vcc；所述第三pmos管的栅极接反馈电压端fb，漏极接所述第一nmos管的栅极和漏极和所述第二nmos管的漏极和所述第三nmos管的栅极和所述第五nmos管的栅极，源极接所述第二pmos管的漏极和所述第四pmos管的源极；所述第四pmos管的栅极接带隙基准电压vref，漏极接所述第二nmos管的栅极和所述第三nmos管的漏极和所述第四nmos管的栅极和漏极和所述第一电容的一端和所述第六nmos管的栅极，源极接所述第二pmos管的漏极和所述第三pmos管的源极；所述第一nmos管的栅极和漏极接在一起再接所述第三pmos管的漏极和所述第二nmos管的漏极和所述第三nmos管的栅极和所述第五nmos管的栅极，源极接地；所述第二nmos管的栅极接所述第四pmos管的漏极和所述第三nmos管的漏极和所述第四nmos管的栅极和漏极和所述第一电容的一端和所述第六nmos管的栅极，漏极接所述第三pmos管的漏极和所述第一nmos管的栅极和漏极和所述第三nmos管的栅极和所述第五nmos管的栅极，源极接地；所述第三nmos管的栅极接所述第三pmos管的漏极和所述第一nmos管的栅极和漏极和所述第二nmos管的漏极和所述第五nmos管的栅极，漏极接所述第四pmos管的漏极和所述第二nmos管的栅极和所述第四nmos管的栅极和漏极和所述第一电容的一端和所述第六nmos管的栅极，源极接地；所述第四nmos管的栅极和漏极接在一起再接所述第四pmos管的漏极和所述第二nmos管的栅极和所述第三nmos管的漏极和所述第一电容的一端和所述第六nmos管的栅极，源极接地；所述第五nmos管的栅极接所述第三pmos管的漏极和所述第一nmos管的栅极和漏极和所述第二nmos管的漏极和所述第三nmos管的栅极，漏极接所述第五pmos管的栅极和漏极和所述第六pmos管的栅极，源极接地；所述第五pmos管的栅极和漏极接在一起再接所述第五nmos管的漏极和所述第六pmos管的栅极，源极接电源电压vcc；所述第六pmos管的栅极接所述第五nmos管的漏极和所述第五pmos管的栅极和漏极，漏极接所述第六nmos管的漏极和所述第二电阻的一端并作为误差放大器电路的输出端eaout，源极接电源电压vcc；所述第六nmos管的栅极接所述第四pmos管的漏极和所述第二nmos管的栅极和所述第三nmos管的漏极和所述第四nmos管的栅极和漏极和所述第一电容的一端，漏极接所述第六pmos管的漏极和所述第二电阻的一端并作为误差放大器电路的输出端eaout，源极接地；所述第一电容的一端接所述第六nmos管的栅极和所述第四pmos管的漏极和所述第二nmos管的栅极和所述第三nmos管的漏极和所述第四nmos管的栅极和漏极，另一端接地；所述第二电阻的一端接所述第六pmos管的漏极和所述第六nmos管的漏极并作为误差放大器电路的输出端eaout，另一端接所述第二电容的一端；所述第二电容的一端接所述第二电阻的一端，另一端接地。

所述第一电阻和所述第一pmos管构成偏置电流产生电路，所述第三pmos管、所述第四pmos管、所述第一nmos管、所述第二nmos管、所述第三nmos管和所述第四nmos管构成误差放大器电路的核心部分；误差放大器电路采用跨导运放结构；所述第三pmos管和所述第四pmos管构成差分对输入级；所述第一nmos管、所述第二nmos管、所述第三nmos管和所述第四nmos管构成迟滞有源负载；所述第五nmos管、所述第六nmos管、所述第五pmos管和所述第六pmos管组成输出部分；带隙基准电压vref和反馈电压端fb分别为误差放大器电路的同相和异相输入端；为了保证电源芯片的稳定性，在误差放大器电路的输出端eaout接一个较大的所述第二电容来进行芯片的稳定性补偿；误差放大器电路的频率特性曲线如图2所示，仿真结果表明，开环增益为62db,主极点在370hz处，相位裕度为75.5度。

附图说明

图1为本发明的误差放大器的电路图。

图2为本发明的误差放大器的频率特性曲线。

具体实施方式

以下结合附图对本发明内容进一步说明。

误差放大器，如图1所示，包括第一电阻101、第一pmos管102、第二pmos管103、第三pmos管104、第四pmos管105、第一nmos管106、第二nmos管107、第三nmos管108、第四nmos管109、第五nmos管110、第五pmos管111、第六pmos管112、第六nmos管113、第一电容114、第二电阻115和第二电容116：

所述第一电阻101的一端接所述第一pmos管102的栅极和漏极和所述第二pmos管103的栅极，另一端接地；所述第一pmos管102的栅极和漏极接在一起再接所述第一电阻101的一端和所述第二pmos管103的栅极，源极接电源电压vcc；所述第二pmos管103的栅极接所述第一电阻101的一端和所述第一pmos管102的栅极和漏极，漏极接所述第三pmos管104的源极和所述第四pmos管105的源极，源极接电源电压vcc；所述第三pmos管104的栅极接反馈电压端fb，漏极接所述第一nmos管106的栅极和漏极和所述第二nmos管107的漏极和所述第三nmos管108的栅极和所述第五nmos管110的栅极，源极接所述第二pmos管103的漏极和所述第四pmos管105的源极；所述第四pmos管105的栅极接带隙基准电压vref，漏极接所述第二nmos管107的栅极和所述第三nmos管108的漏极和所述第四nmos管109的栅极和漏极和所述第一电容114的一端和所述第六nmos管113的栅极，源极接所述第二pmos管103的漏极和所述第三pmos管104的源极；所述第一nmos管106的栅极和漏极接在一起再接所述第三pmos管104的漏极和所述第二nmos管107的漏极和所述第三nmos管108的栅极和所述第五nmos管110的栅极，源极接地；所述第二nmos管107的栅极接所述第四pmos管105的漏极和所述第三nmos管108的漏极和所述第四nmos管109的栅极和漏极和所述第一电容114的一端和所述第六nmos管113的栅极，漏极接所述第三pmos管104的漏极和所述第一nmos管106的栅极和漏极和所述第三nmos管108的栅极和所述第五nmos管110的栅极，源极接地；所述第三nmos管108的栅极接所述第三pmos管104的漏极和所述第一nmos管106的栅极和漏极和所述第二nmos管107的漏极和所述第五nmos管110的栅极，漏极接所述第四pmos管105的漏极和所述第二nmos管107的栅极和所述第四nmos管109的栅极和漏极和所述第一电容114的一端和所述第六nmos管114的栅极，源极接地；所述第四nmos管109的栅极和漏极接在一起再接所述第四pmos管105的漏极和所述第二nmos管107的栅极和所述第三nmos管108的漏极和所述第一电容114的一端和所述第六nmos管113的栅极，源极接地；所述第五nmos管110的栅极接所述第三pmos管104的漏极和所述第一nmos管106的栅极和漏极和所述第二nmos管107的漏极和所述第三nmos管108的栅极，漏极接所述第五pmos管111的栅极和漏极和所述第六pmos管112的栅极，源极接地；所述第五pmos管111的栅极和漏极接在一起再接所述第五nmos管110的漏极和所述第六pmos管112的栅极，源极接电源电压vcc；所述第六pmos管112的栅极接所述第五nmos管110的漏极和所述第五pmos管111的栅极和漏极，漏极接所述第六nmos管113的漏极和所述第二电阻115的一端并作为误差放大器电路的输出端eaout，源极接电源电压vcc；所述第六nmos管113的栅极接所述第四pmos管105的漏极和所述第二nmos管107的栅极和所述第三nmos管108的漏极和所述第四nmos管109的栅极和漏极和所述第一电容114的一端，漏极接所述第六pmos管112的漏极和所述第二电阻115的一端并作为误差放大器电路的输出端eaout，源极接地；所述第一电容114的一端接所述第六nmos管113的栅极和所述第四pmos管105的漏极和所述第二nmos管107的栅极和所述第三nmos管108的漏极和所述第四nmos管109的栅极和漏极，另一端接地；所述第二电阻115的一端接所述第六pmos管112的漏极和所述第六nmos管113的漏极并作为误差放大器电路的输出端eaout，另一端接所述第二电容116的一端；所述第二电容116的一端接所述第二电阻115的一端，另一端接地。

所述第一电阻101和所述第一pmos管102构成偏置电流产生电路，所述第三pmos管104、所述第四pmos管105、所述第一nmos管106、所述第二nmos管107、所述第三nmos管108和所述第四nmos管109构成误差放大器电路的核心部分；误差放大器电路采用跨导运放结构；所述第三pmos管104和所述第四pmos管105构成差分对输入级；所述第一nmos管106、所述第二nmos管107、所述第三nmos管108和所述第四nmos管109构成迟滞有源负载；所述第五nmos管110、所述第六nmos管113、所述第五pmos管111和所述第六pmos管112组成输出部分；带隙基准电压vref和反馈电压端fb分别为误差放大器电路的同相和异相输入端；为了保证电源芯片的稳定性，在误差放大器电路的输出端eaout接一个较大的所述第二电容116来进行芯片的稳定性补偿；误差放大器电路的频率特性曲线如图2所示，仿真结果表明，开环增益为62db,主极点在370hz处，相位裕度为75.5度。