一种基于忆阻器的可逆逻辑电路及操作方法与流程

本发明属于微电子器件领域，更具体地，涉及一种基于忆阻器的可逆逻辑电路及操作方法。

背景技术：

可逆逻辑也被称为量子逻辑门，在量子计算和量子信息技术方面研究非常广泛。另外可逆逻辑在纳米技术、信息安全以及低功耗网络设计等领域也占据着重要地位。可逆逻辑的巨大应用价值正吸引学术界和工业界的广泛关注，是未来计算机科学与量子计算领域不可或缺的组成部分。现如今，可逆逻辑综合理论日渐成熟，可逆逻辑网络设计也越来越完善，可逆逻辑的应用也越来越广。

可逆逻辑计算和忆阻状态逻辑计算两者的共同目的都是为了突破现有摩尔定律的限制，进一步提升计算效率，但是将可逆逻辑计算与忆阻状态逻辑计算结合起来目前还没有研究人员开展相关研究。

技术实现要素：

针对现有技术的缺陷，本发明的目的在于提供一种基于忆阻器的可逆逻辑电路及操作方法，其目的在于降低计算功耗，简化电路并减少垃圾位，实现一系列基本可逆逻辑门并能级联构建各种复杂可逆网络。

为实现上述目的，按照本发明的一方面，提供了一种基于忆阻器的可逆逻辑电路，包括n个忆阻器m1～mn、字线wl、位线bl1～bln、控制线cl和定值电阻100，忆阻器mi的上电极与位线bli相连，所有忆阻器的下电极均与字线wl相连，定值电阻100的一端与字线wl相连，另一端与控制线cl相连。

其中，i＝1，2，…，n，n为正整数。

优选地，工作时，通过给忆阻器的正、负极两端施加大于第一阈值的正向电压脉冲时，忆阻器阻变至低阻态；当给忆阻器正、负极两端施加超过第二阈值的负向电压脉冲时，忆阻器阻变至高阻态；

当忆阻器阻变至低阻态时，将忆阻器低阻态记为逻辑值“1”；当忆阻器阻变至高阻态时，将忆阻器高阻态记为逻辑值“0”。

按照本发明的另一方面，提供了一种可逆逻辑电路实现二值nand的操作方法，此时n＝3，包括以下步骤：

将输入信息x和输入信息y分别写入忆阻器m1和忆阻器m2，以阻态的形式存储在忆阻器m1和忆阻器m2中，将忆阻器m3的电阻状态初始化为高阻态；

在忆阻器m1和m2的上电极施加电压脉冲vl，在忆阻器m3的上电极施加电压脉冲vh，控制线cl施加接地信号gnd，

实现二值nand运算，逻辑计算结果以忆阻器m3的最终阻态的形式实时存储在忆阻器m3中；

其中，vh＞第一阈值＞vl，第一阈值＞(vh-vl)；当忆阻器m1和忆阻器m2至少有一个是低阻态时，忆阻器m3两端的电压为(vh-vl)，小于第一阈值，忆阻器m3不发生阻态变化；当忆阻器m1和忆阻器m2都是高阻态时，忆阻器m3两端的电压为vh，忆阻器m3发生阻态变化。

按照本发明的又一方面，提供了一种可逆逻辑电路实现二值and的操作方法，此时n＝3，包括以下步骤：

将输入信息x和输入信息y分别写入忆阻器m1和忆阻器m2中，以阻态的形式存储在忆阻器m1和忆阻器m2中，将忆阻器m3的电阻状态初始化为高阻态；

在忆阻器m1和m2的上电极施加接地信号gnd，在忆阻器m3的上电极施加电压脉冲vh，控制线cl接电压脉冲vl，实现二值and运算，逻辑计算结果以忆阻器m3的最终阻态的形式实时存储在忆阻器m3中；

其中，vh＞第一阈值＞vl，第一阈值＞(vh-vl)；当忆阻器m1和忆阻器m2至少有一个是低阻态时，忆阻器m3两端的电压为vh，忆阻器m3发生阻态变化；当忆阻器m1和忆阻器m2都是高阻态时，忆阻器m3两端的电压为(vh-vl)，小于第一阈值，忆阻器m3不发生阻态变化。

按照本发明的又一方面，提供了一种可逆逻辑电路实现一位not的操作方法，此时n＝2，包括以下步骤：

将输入信息x写入并存储在忆阻器m1中，将忆阻器m2的电阻状态初始化为高阻态；

在忆阻器m1的上电极施加电压脉冲vl，在忆阻器m2的上电极施加电压脉冲vh，控制线cl施加接地信号gnd，实现一位not运算，逻辑计算结果以忆阻器m2的最终阻态的形式实时存储在忆阻器m2中；

其中，vh＞第一阈值＞vl，第一阈值＞(vh-vl)；当忆阻器m1是低阻态时，忆阻器m2两端的电压为(vh-vl)，小于第一阈值，忆阻器m2不发生阻态变化；当忆阻器m1是高阻态时，忆阻器m2两端的电压为vh，忆阻器m2发生阻态变化。

按照本发明的又一方面，提供了一种可逆逻辑电路实现一位datatransfer的操作方法，此时n＝2，包括以下步骤：

将输入信息x写入并存储在忆阻器m1中，将忆阻器m2的电阻状态初始化为高阻态；

在忆阻器m1的上电极施加接地信号gnd，电压脉冲vl，在忆阻器m2的上电极施加电压脉冲vh，控制线cl施加电压脉冲vl，实现一位datatransfer运算，逻辑计算结果以忆阻器m2的最终阻态的形式实时存储在忆阻器m2中；

其中，vh＞第一阈值＞vl，第一阈值＞(vh-vl)；当忆阻器m1是低阻态时，忆阻器m2两端的电压为vh，忆阻器m2发生阻态变化；当忆阻器m1是高阻态时，忆阻器m2两端的电压为(vh-vl)，小于第一阈值，忆阻器m2不发生阻态变化。

按照本发明的又一方面，提供了一种可逆逻辑电路实现二位cnot的操作方法，此时n＝4，包括以下步骤：

将输入信息x和输入信息y分别写入并存储在忆阻器m1和忆阻器m2中，以阻态的形式存储在忆阻器m1和忆阻器m2中，将忆阻器m3和忆阻器m4的电阻状态初始化为高阻态；

在忆阻器m1和m2的上电极施加电压脉冲vl，在忆阻器m3的上电极施加电压脉冲vh，控制线cl施加接地信号gnd；

在忆阻器m1的上电极施加低电压脉冲vl，在忆阻器m4的上电极施加高电压脉冲vh，同时保证控制线cl施加接地信号gnd；

在忆阻器m4的上电极施加低电压脉冲vl，在忆阻器m3的上电极施加高电压脉冲vh，同时保证控制线cl施加接地信号gnd，实现二位cnot运算，逻辑计算结果以忆阻器m1的最终阻态作为第一输出，以忆阻器m3的最终阻态作为第二输出；

其中，vh＞第一阈值＞vl，第一阈值＞(vh-vl)，当忆阻器m1～m4两端的电压为(vh-vl)，小于第一阈值，阻态不发生改变，当忆阻器m1～m4两端的电压为vh，阻态发生改变。

按照本发明的又一方面，提供了一种可逆逻辑电路实现二位ssg的操作方法，此时n＝4，包括以下步骤：

将输入信息x和输入信息y分别写入并存储在忆阻器m1和忆阻器m2中，以阻态的形式存忆阻器m1和忆阻器m2中，将忆阻器m3和忆阻器m4的电阻状态初始化为高阻态；

在忆阻器m1的上电极施加接地电压信号gnd，在忆阻器m4的上电极施加高电压脉冲vh，在控制线cl施加低电压脉冲vl；

在忆阻器m2的上电极施加接地电压信号gnd，在忆阻器m3的上电极施加高电压脉冲vh，同时在控制线cl施加低电压脉冲vl；实现二位ssg运算，逻辑计算结果以忆阻器m3的最终阻态作为第一输出，以忆阻器m4的最终阻态作为第二输出；

其中，vh＞第一阈值＞vl，第一阈值＞(vh-vl)，当忆阻器m1～m4两端的电压为(vh-vl)，小于第一阈值，阻态不发生变化，当忆阻器m1～m4两端的电压为vh，阻态发生改变。

按照本发明的又一方面，提供了一种可逆逻辑电路实现ccnot的操作方法，此时n＝6，包括以下步骤：

将输入信息x、输入信息x和输入信息t分别写入并存储在忆阻器m1、忆阻器m2和忆阻器m3中，将忆阻器m4～m6的电阻状态初始化为高阻态；

在忆阻器m1和m2的上电极施加接地信号gnd，在忆阻器m5的上电极施加高电压脉冲vh，同时在控制线cl接低电压脉冲vl；

在忆阻器m3和m5的上电极施加低电压脉冲vl，在忆阻器m4的上电极施加高电压脉冲vh，控制线cl施加接地信号gnd；

在忆阻器m5的上电极施加低电压脉冲vl，在忆阻器m6的上电极施加高电压脉冲vh，控制线cl施加接地信号gnd；

在忆阻器m3的上电极施加低电压脉冲vl，在忆阻器m6的上电极施加高电压脉冲vh，控制线cl施加接地信号gnd；

在忆阻器m6的上电极施加低电压脉冲vl，在忆阻器m4的上电极施加高电压脉冲vh，控制线cl施加接地信号gnd；实现ccnot运算，逻辑计算结果以忆阻器m1的最终阻态作为第一输出，以忆阻器m2的最终阻态作为第二输出，以忆阻器m4的最终阻态作为第三输出；

其中，vh＞第一阈值＞vl，第一阈值＞(vh-vl)，当忆阻器m1～m6两端的电压为(vh-vl)，小于第一阈值，阻态不发生改变，当忆阻器m1～m6两端的电压为vh，阻态发生改变。

按照本发明的又一方面，提供了一种可逆逻辑电路实现多位n-cnot的操作方法，包括以下步骤：

将输入信息x1～xn和输入信息t分别写入并存储在忆阻器m1～mn和mn+1中，将忆阻器mn+2～mn+4的电阻状态初始化为高阻态；

在忆阻器m1～mn的上电极接地，在忆阻器mn+3的上电极施加高电压脉冲vh，控制线cl接低电压脉冲vl；

在忆阻器mn+1和mn+3的上电极施加低电压脉冲vl，在忆阻器mn+2的上电极施加高电压脉冲vh，控制线cl施加接地信号gnd；

在忆阻器mn+3的上电极施加低电压脉冲vl，在忆阻器mn+4的上电极施加高电压脉冲vh，控制线cl施加接地信号gnd；

在忆阻器mn+1的上电极施加低电压脉冲vl，在忆阻器mn+4的上电极施加高电压脉冲vh，控制线cl施加接地信号gnd；

在忆阻器mn+4的上电极施加低电压脉冲vl，在忆阻器mn+2的上电极施加高电压脉冲vh，控制线cl施加接地信号gnd；实现多位n-cnot运算，逻辑计算结果以忆阻器m1～mn的最终阻态作为前n位输出，以忆阻器mn+2的最终阻态作为第n+1位输出z＝(x1·x2·…·xn)⊕t；

其中，vh＞第一阈值＞vl，第一阈值＞(vh-vl)，当忆阻器m1～mn+4两端的电压为(vh-vl)，小于第一阈值，阻态不发生改变，当忆阻器m1～mn+4两端的电压为vh，阻态发生改变。

通过本发明所构思的以上技术方案，与现有技术相比，能够取得以下有益效果：

1、本发明提出的基于忆阻器的可逆逻辑电路的输入输出信息均以电阻状态的形式直接存储在忆阻器件单元中，不需要多余的擦写操作，不会造成计算能量的散失，这种计算与存储融合的可逆网络在算法上可以进一步降低计算网络的功耗问题，在未来新型计算架构方面(存算一体、量子计算等)具备极大的应用价值降低了计算损耗；

2、本发明提出的基于忆阻器的可逆逻辑电路方便级联，在大规模忆阻阵列中，不论是可逆逻辑门的串联还是并联都可以很轻松的级联，并且输入单元与输出单元的合理分配可以极大程度上简化传统cmos可逆网络的级联问题，降低可逆网络的复杂性；

3、本发明基于忆阻阵列成功构建了通用可逆逻辑门，在此基础上可以实现所有传统意义上的可逆逻辑门，并且输入信息同时可以作为输出信息使用，这样可以节省大量的电路资源，极大地简化了电路，同时减少了垃圾位信息，特别是对于n位控制非门，只需要n+4个忆阻单元和6步时序逻辑操作就能实现。

附图说明

图1是本发明实施例提供的基于忆阻器的可逆逻辑电路示意图；

图2(a)是本发明实施例提供的可逆逻辑电路的二值nand逻辑运算示意图；

图2(b)是本发明实施例提供的可逆逻辑电路的and逻辑运算示意图；

图3(a)是本发明实施例提供的可逆逻辑电路的一位可逆逻辑门not逻辑运算示意图；

图3(b)是本发明实施例提供的可逆逻辑电路的一位可逆逻辑门not逻辑真值表；

图3(c)是本发明实施例提供的可逆逻辑电路的一位可逆逻辑门not的电路符号示意图；

图4(a)是本发明实施例提供的可逆逻辑电路的一位可逆逻辑门datatransfer逻辑运算示意图；

图4(b)是本发明实施例提供的可逆逻辑电路的一位可逆逻辑门datatransfer逻辑真值表；

图4(c)是本发明实施例提供的可逆逻辑电路的一位可逆逻辑门datatransfer的电路符号示意图；

图5(a)是本发明实施例提供的可逆逻辑电路的二位可逆逻辑门cnot逻辑运算示意图；

图5(b)是本发明实施例提供的可逆逻辑电路的二位可逆逻辑门cnot逻辑真值表；

图5(c)是本发明实施例提供的可逆逻辑电路的二位可逆逻辑门cnot的电路符号示意图；

图6(a)是本发明实施例提供的可逆逻辑电路的二位可逆逻辑门ssg逻辑运算示意图；

图6(b)是本发明实施例提供的可逆逻辑电路的二位可逆逻辑门ssg逻辑真值表；

图6(c)是本发明实施例提供的可逆逻辑电路的二位可逆逻辑门ssg的电路符号示意图；

图7(a)是本发明实施例提供的可逆逻辑电路的通用可逆逻辑门ccnot逻辑运算示意图；

图7(b)是本发明实施例提供的可逆逻辑电路的通用可逆逻辑门ccnot逻辑真值表；

图7(c)是本发明实施例提供的可逆逻辑电路的通用可逆逻辑门ccnot的电路符号示意图；

图8是本发明实施例提供的可逆逻辑电路的n位可逆逻辑门n-cnot逻辑运算示意图；

在所有附图中，相同的附图标记用来表示相同的元件或者结构，其中，100为定值电阻。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间不构成冲突就可以相互组合。

本发明提供的基于忆阻器的可逆逻辑电路如图1所示，包括：位线bl1～bln，用于输入位线信号；字线wl，用于输入字线信号；控制线cl，用于输入控制信号；忆阻器m1～mn以及定值电阻100。其中，忆阻器mi的上电极与位线bli相连(i＝1，2…，n，n为正整数)，所有忆阻器的下电极都与字线wl相连，定值电阻100的一端与字线wl相连，另一端与控制线cl相连，定值电阻电阻值定义为rs。忆阻器具备两个电阻状态：高电阻状态(highresistivestate，h)和低电阻状态(lowresistivestate，l)，高电阻状态电阻值定义为rh，低电阻状态电阻值定义为rl，rh>>rl，定义定值电阻100电阻值rs为我们定义忆阻器的高电阻状态为逻辑信号“1”，低电阻状态为逻辑信号“0”。

在后续逻辑操作过程中我们采用电压脉冲信号，我们采用了几种电压脉冲信号，具体包括低电压脉冲信号vl，高电压脉冲信号vh以及接地电压信号gnd。其中，高电压脉冲信号vh可以使忆阻器发生set转变，从高电阻状态h变为低电阻状态l，低电压脉冲信号vl、接地电压信号gnd以及vh-vl均不能使忆阻器件发生电阻转变。

图2展示了基于图1忆阻可逆逻辑电路实现传统二值nand以及and逻辑运算的逻辑电路与操作方法，具体包括位线bl1～bl3，字线wl，控制线cl，忆阻器m1～m3以及定值电阻100。其中，忆阻器m1的初始电阻状态为一个逻辑输入信号x，m2的初始电阻状态为另一个逻辑输入信号y，忆阻器m3的初始电阻状态为高电阻状态，最终逻辑运算的结果以电阻状态的形式保存在忆阻器m3中并作为逻辑输出信号。

其中，实现二值nand的逻辑操作方法如下：在忆阻器m1和m2的上电极施加低电压脉冲vl，在忆阻器m3的上电极施加高电压脉冲vh，同时保证控制线cl接地，如图2(a)所示。

实现二值and的逻辑操作方法如下：在忆阻器m1和m2的上电极接地，在忆阻器m3的上电极施加高电压脉冲vh，同时在控制线cl接低电压脉冲vl，如图2(b)所示。

图3(a)展示了一位可逆逻辑门not的逻辑真值表，包括一位输入x以及一位输出图3(b)展示了基于图1忆阻可逆逻辑电路实现一位可逆逻辑门not的逻辑电路以及操作方法，其中，m1的初始电阻状态作为逻辑输入信号x，忆阻器m2的初始电阻状态为高电阻状态，最终逻辑运算的结果以电阻状态的形式保存在忆阻器m2中并作为逻辑输出信号。

具体逻辑操作方法如下：在忆阻器m1的上电极施加低电压脉冲vl，在忆阻器m2的上电极施加高电压脉冲vh，同时保证控制线cl接地。

图3(c)展示了一位可逆逻辑门not的电路符号。

图4(a)展示了一位可逆逻辑门datatransfer的逻辑真值表，包括一位输入x以及一位输出x。图4(b)展示了基于图1忆阻可逆逻辑电路实现一位可逆逻辑门datatransfer的逻辑电路以及操作方法，其中，m1的初始电阻状态作为逻辑输入信号x，忆阻器m2的初始电阻状态为高电阻状态，最终逻辑运算的结果以电阻状态的形式保存在忆阻器m2中并作为逻辑输出信号。

具体逻辑操作方法如下：在忆阻器m1的上电极施加接地电压信号gnd，在忆阻器m2的上电极施加高电压脉冲vh，同时在控制线cl施加低电压脉冲vl。

图4(c)展示了一位可逆逻辑门datatransfer的电路符号。

图5(a)展示了二位可逆逻辑门cnot门的逻辑真值表，包括两位输入信息x和y，两位输出信息x和z。图5(b)展示了基于图1忆阻可逆逻辑电路实现二位可逆逻辑门cnot门的逻辑电路，其中，将忆阻器m1的初始电阻状态定义为控制位输入信息x，忆阻器m2的初始电阻状态定义为第二位输入信息y，因为输入位信息在后续逻辑操作过程中不会发生变化，所以可以将忆阻器m1的最终电阻状态定义为其中一位输出信息，忆阻器m3和m4的初始电阻状态均为高电阻状态，忆阻器m3的最终电阻状态定义为第二位输出信息z，忆阻器m4作为辅助器件参与逻辑计算。

具体逻辑操作方法如下：

(1)将忆阻器m1和m2的电阻状态初始化为输入信息x和y，将忆阻器m3和m4的初始电阻状态初始化为高电阻状态；

(2)在忆阻器m1和m2的上电极施加低电压脉冲vl，在忆阻器m3的上电极施加高电压脉冲vh，同时保证控制线cl接地；

(3)在忆阻器m1的上电极施加低电压脉冲vl，在忆阻器m4的上电极施加高电压脉冲vh，同时保证控制线cl接地；

(4)在忆阻器m2的上电极施加低电压脉冲vl，在忆阻器m4的上电极施加高电压脉冲vh，同时保证控制线cl接地；

(5)在忆阻器m4的上电极施加低电压脉冲vl，在忆阻器m3的上电极施加高电压脉冲vh，同时保证控制线cl接地。将忆阻器m1的最终电阻状态作为第一位输出信息，将忆阻器m3的最终电阻状态作为第二位输出信息。

图5(c)展示了二位可逆逻辑门cnot门的电路符号。

图6(a)展示了二位可逆逻辑门ssg的逻辑真值表，包括两位输入信息x和y，两位输出信息y和x。图6(b)展示了基于图1忆阻可逆逻辑电路实现二位可逆逻辑门ssg的逻辑电路，其中，将忆阻器m1的初始电阻状态定义为第一位输入信息x，忆阻器m2的初始电阻状态定义为第二位输入信息y，忆阻器m3和m4的初始电阻状态均为高电阻状态，忆阻器m3的最终电阻状态定义为第一位输出信息y，忆阻器m4的最终电阻状态定义为第二位输出信息x。

具体逻辑操作方法如下：

(1)初始化。将忆阻器m1和m2的电阻状态初始化为输入信息x和y，将忆阻器m3和m4的电阻状态初始化为高电阻状态；

(2)在忆阻器m1的上电极施加接地电压信号gnd，在忆阻器m4的上电极施加高电压脉冲vh，同时在控制线cl施加低电压脉冲vl。

(3)在忆阻器m2的上电极施加接地电压信号gnd，在忆阻器m3的上电极施加高电压脉冲vh，同时在控制线cl施加低电压脉冲vl。

图6(c)展示了二位可逆逻辑门ssg的电路符号。

图7(a)展示了通用可逆逻辑门ccnot的逻辑真值表，包括三位输入信息x、y和t，三位输出信息x、y和z。图7(b)展示了通用可逆逻辑门ccnot的电路符号。图7(c)展示了基于图1忆阻可逆逻辑电路实现通用可逆逻辑门ccnot的的逻辑电路，其中，将忆阻器m1的初始电阻状态定义为第一位控制位输入信息x，忆阻器m2的初始电阻状态定义为第二位控制位输入信息y，忆阻器m3的初始电阻状态定义为第三位目标位输入信息t。在后续逻辑操作过程中忆阻器m1～m3的电阻状态都不会发生变化，所以可以将忆阻器m1的最终电阻状态定义为第一位输出信息x，忆阻器m2的最终电阻状态定义为第二位输出信息y，忆阻器m4～m6的初始电阻状态均为高电阻状态，忆阻器m4的最终电阻状态定义为第三位输出信息z，忆阻器m5和m6作为辅助器件参与逻辑计算。

具体逻辑操作方法如下：

(1)初始化。将忆阻器m1～m3的电阻状态分别初始化为输入信息x、y、t，将忆阻器m4～m6的初始电阻状态初始化为高电阻状态；

(2)在忆阻器m1和m2的上电极接地，在忆阻器m5的上电极施加高电压脉冲vh，同时在控制线cl接低电压脉冲vl；

(3)在忆阻器m3和m5的上电极施加低电压脉冲vl，在忆阻器m4的上电极施加高电压脉冲vh，同时保证控制线cl接地；

(4)在忆阻器m5的上电极施加低电压脉冲vl，在忆阻器m6的上电极施加高电压脉冲vh，同时保证控制线cl接地；

(5)在忆阻器m3的上电极施加低电压脉冲vl，在忆阻器m6的上电极施加高电压脉冲vh，同时保证控制线cl接地；

(6)在忆阻器m6的上电极施加低电压脉冲vl，在忆阻器m4的上电极施加高电压脉冲vh，同时保证控制线cl接地。此时忆阻器m4中保存的逻辑运算结果为(x·y)⊕t。将忆阻器m1的最终电阻状态定义为第一位输出信息x，忆阻器m2的最终电阻状态定义为第二位输出信息y，将忆阻器m4的最终电阻状态作为第三位输出信息z。

图8展示了基于图1忆阻可逆逻辑电路实现n位通用可逆逻辑门n-cnot的的逻辑电路，其中，n位通用可逆逻辑门n-cnot输入位包括n个控制位信息x1～xn以及一个目标位信息t，输出位信息包括n位输出信息x1～xn以及一位输出信息z，其中z＝(x1·x2·…·xn)⊕t。n位通用可逆逻辑门电路包括n+4个忆阻器件m1～mn+4以及一个定值电阻100。其中忆阻器m1～mn中保存的电阻状态信息(x1～xn)即可以作为输入信息也同时可以作为输出信息，忆阻器mn+1的初始电阻状态定义为目标位输入信息t，忆阻器mn+2～mn+4的初始电阻状态均为高电阻状态，忆阻器mn+2的最终电阻状态定义为输出信息z，忆阻器mn+3和mn+4作为辅助器件参与逻辑计算。

具体逻辑操作方法如下：

(1)初始化。将忆阻器m1～mn+1的电阻状态分别初始化为输入信息x1、x2、…、xn、t，将忆阻器mn+2～mn+4的初始电阻状态初始化为高电阻状态；

(2)在忆阻器m1～mn的上电极接地，在忆阻器mn+3的上电极施加高电压脉冲vh，同时在控制线cl接低电压脉冲vl；

(3)在忆阻器mn+1和mn+3的上电极施加低电压脉冲vl，在忆阻器mn+2的上电极施加高电压脉冲vh，同时保证控制线cl接地；

(4)在忆阻器mn+3的上电极施加低电压脉冲vl，在忆阻器mn+4的上电极施加高电压脉冲vh，同时保证控制线cl接地；

(5)在忆阻器mn+1的上电极施加低电压脉冲vl，在忆阻器mn+4的上电极施加高电压脉冲vh，同时保证控制线cl接地；

(6)在忆阻器mn+4的上电极施加低电压脉冲vl，在忆阻器mn+2的上电极施加高电压脉冲vh，同时保证控制线cl接地。此时忆阻器mn+2中保存的逻辑运算结果为(x1·x2·…·xn)⊕t。将忆阻器m1～mn中保存的电阻状态信息(x1～xn)作为前n位输出信息，将忆阻器mn+2的最终电阻状态作为第n+1位输出信息z。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。