迟滞比较器的制作方法

本发明涉及迟滞比较器(hysteresiscomparator)。

背景技术：

在一般的迟滞比较器中，迟滞电压会随着输入信号的共模电压的变动而跟着改变，而为了解决这一问题，一些现有技术，例如美国专利us9,651,091、us8,310,279以及us9,654,091提供了相关解决方案以使得迟滞电压可以维持在一个固定值。然而，上述现有技术会需要许多额外的电路，因此增加了制造成本以及设计上的复杂度。

技术实现要素：

因此，本发明的目的之一在于提出一种迟滞比较器，其仅需要增加较少的电路便可以使得迟滞电压维持在一个固定值，以解决现有技术中的问题。

在本发明的一个实施例中，揭示了一种迟滞比较器，其包含有一输入级、一迟滞电流产生电路以及一输出级。在迟滞比较器的操作中，该输入级用于接收一差动输入信号以产生至少一差动电流信号；该迟滞电流产生电路用于产生至少一迟滞电流以调整该差动电流信号以产生一调整后差动电流信号，其中该迟滞电流产生电路包含一共模电压侦测电路以侦测该差动输入信号的一共模电压用于产生该迟滞电流；以及该输出级用于根据该调整后差动电流信号以产生一输出信号。本发明所提出的迟滞比较器仅需要使用较低面积的共模电压侦测电路便可以使得迟滞电压维持在一个固定值。

附图说明

图1为根据本发明一实施例的迟滞比较器的示意图。

图2所示的为迟滞比较器的操作示意图。

图3为根据本发明一实施例的迟滞比较器的详细电路架构的示意图。

图4为根据本发明另一实施例的迟滞比较器的详细电路架构的示意图。

其中，附图标记说明如下：

100迟滞比较器

110输入级

120迟滞电流产生电路

122共模电压产生电路

130输出级

302反相器

vin、vip差动输入信号

in、ip差动电流信号

in’、ip’调整后差动电流信号

ihy、ihy1、ihy1n、ihy1p、ihy2、ihy2n、ihy2p迟滞电流

vout、vout’输出信号

voutb输出信号的反相信号

vth、vtl、δv迟滞电压

vdd供应电压

cs1第一电流源

cs2第二电流源

cs3第三电流源

cs4第四电流源

n1、n2第一n型晶体管

n3、n4第二n型晶体管

n5、n6第三n型晶体管

n7、n8、n9、n10、n11、n12n型晶体管

p1、p2第一p型晶体管

p3、p4第二p型晶体管

p5、p6第三p型晶体管

p7、p8、p9、p10、p11、p12p型晶体管

具体实施方式

图1为根据本发明一实施例的迟滞比较器100的示意图。如图1所示，迟滞比较器100包含一输入级110、一迟滞电流产生电路120以及一输出级130，其中迟滞电流产生电路120包含了一共模电压产生电路122。

在迟滞比较器100的操作中，输入级110接收一差动输入信号vin、vip以产生至少一差动电流信号in、ip；接着，迟滞电流产生电路120根据迟滞比较器100的一输出信号vout以及输出信号的一反相信号voutb以产生至少一迟滞电流ihy，用于调整差动电流信号in、ip以产生一调整后差动电流信号in’、ip’，其中迟滞电流产生电路120中的共模电压侦测电路122侦测差动输入信号vin、vip的一共模电压以产生迟滞电流ihy；最后，输出级130根据调整后差动电流信号in’、ip’以产生输出信号vout。在本实施例中，迟滞电流产生电路120所产生的迟滞电流ihy是根据差动电流信号in、ip的共模电压所产生的，以使得迟滞电流ihy与输入级110中的一尾电流的比例维持在一个固定值，以稳定迟滞比较器100的一迟滞电压。详细来说，参考图2所示的迟滞比较器100的操作示意图，在图2中，当信号vip逐渐增加到大于vin超过“vth”时，输出信号vout才会由低电压转换到高电压(即，逻辑“0”转换为逻辑“1”)；且当信号vip逐渐降低到小于vin超过“vtl”时，输出信号vout才会由高电压转换到低电压(即，逻辑“1”转换为逻辑“0”)，其中图2中的“δv”代表着迟滞比较器100的迟滞电压，且“δv”与迟滞电流ihy与输入级110中的尾电流的比值成正比，因此，在本实施例中由于迟滞电流产生电路120所产生的迟滞电流ihy与输入级110中的尾电流的比例可以维持在一个固定值，故可以稳定迟滞比较器100的迟滞电压“δv”。

图3为根据本发明一实施例的迟滞比较器100的详细电路架构的示意图。如图3所示，输入级110包含了两个第一n型晶体管n1、n2、两个第一p型晶体管p1、p2、一第一电流源cs1以及一第二电流源cs2，其中两个第一n型晶体管n1、n2的源极连接到第一电流源cs1，且两个第一n型晶体管n1、n2的栅极分别接收差动输入信号vin、vip以在漏极分别产生差动电流信号in1、ip1，其中图示的尾电流itail1为流经两个第一n型晶体管n1、n2的电流的总和；两个第一p型晶体管p1、p2的源极连接到第二电流源cs2，且两个第一p型晶体管p1、p2的栅极分别接收差动输入信号vin、vip以在漏极分别产生差动电流信号in2、ip2，其中图示的尾电流itail2为流经两个第一p型晶体管p1、p2的电流的总和。迟滞电流产生电路120中的共模电压侦测电路122包含了两个第二n型晶体管n3、n4以及两个p型晶体管p3、p4，且迟滞电流产生电路120另外包含了两个第三n型晶体管n5、n6、两个第三p型晶体管p5、p6、一第三电流源cs3以及一第四电流源cs4，其中两个第二n型晶体管n3、n4的源极连接到第三电流源cs3，且两个第二n型晶体管n3、n4的栅极分别接收差动输入信号vin、vip以提供迟滞电流ihy1至两个第三n型晶体管n5、n6的源极，两个第三n型晶体管n5、n6的源极接收输出信号vout及其反相信号voutb来产生迟滞电流ihy1n、ihy1p，以调整差动电流信号in1、ip1来产生一调整后差动电流信号in1’、ip1’；两个第二p型晶体管p3、p4的源极连接到第四电流源cs4，且两个第二p型晶体管p3、p4的栅极分别接收差动输入信号vin、vip以提供迟滞电流ihy2至两个第三p型晶体管p5、p6的源极，两个第三p型晶体管p5、p6的源极接收输出信号vout及其反相信号voutb来产生迟滞电流ihy2n、ihy2p，以调整差动电流信号in2、ip2来产生调整后差动电流信号in2’、ip2’。输出级130包含了p型晶体管p7、p8、p9、p10以及n型晶体管n7、n8、n9、n10，且用来接收调整后差动电流信号in1’、ip1’以及调整后差动电流信号in2’、ip2’以产生输出信号vout。另外，图3另绘出包含了p型晶体管p11、p12、n型晶体管n11、n12以及一反相器302的另一输出级，用于产生输出信号vout的反相信号voutb及另一输出信号vout’，其中p型晶体管p11的栅极与n型晶体管n11的栅极分别连接到偏压vb1、vb2。

在图3所示的实施例中，两个第一n型晶体管n1、n2与共模电压侦测电路122所包含的两个第二n型晶体管n3、n4是接收相同的差动输入信号vin、vip，因此，当差动输入信号vin、vip的共模电压下降/上升时，输入级110中的尾电流itail1与迟滞电流产生电路120所产生的迟滞电流ihy1(亦即，ihy1n与ihy1p的总和)也会下降/上升，以使得尾电流itail1与迟滞电流ihy1的比值维持在一个固定值。同理，两个第一p型晶体管p1、p2与共模电压侦测电路122所包含的两个第二p型晶体管p3、p4接收相同的差动输入信号vin、vip，因此，当差动输入信号vin、vip的共模电压下降/上升时，输入级110中的尾电流itail2与迟滞电流产生电路120所产生的迟滞电流ihy2(亦即，ihy2n与ihy2p的总和)也会下降/上升，以使得尾电流itail2与迟滞电流ihy2的比值维持在一个固定值。如上所述，迟滞比较器100会具有稳定的迟滞电压δv。

图3所示的是采用双边迟滞的迟滞比较器100，然而，本发明亦可应用在图4所示的采用单边迟滞的迟滞比较器100(即，迟滞电压δv可以等于图2的vth或是vtl)。在图4的实施例中，其与图3的差异仅在于第三n型晶体管n5的漏极是连接到一参考电压(例如，供应电压vdd)，而不会提供迟滞电流ihy1n来调整电流信号in1；以及第三p型晶体管p6的漏极是连接到一参考电压(例如，接地电压)，而不会提供迟滞电流ihy2p来调整电流信号ip2。由于本领域技术人员在阅读过图3的实施例后应能了解图4实施例的操作，故细节不再重复叙述。

在本发明的以上实施例中，迟滞比较器100可以只需要在迟滞电流产生电路120设置共模电压侦测电路122，便可以有效地让迟滞电流与输入级110的尾电流具有固定的比例关系，以稳定迟滞电压δv。此外，在本发明中共模电压侦测电路122并未设置在输入级110中，亦即输入级110中的尾电流并不会因为共模电压侦测电路122而有所调整，也因此共模电压侦测电路122只需要很少的电路组件(例如，图3的第二n型晶体管n3、n4以及第二p型晶体管p3、p4)便可以达到稳定迟滞电压δv的功效。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。