具有减少漏电流的高电压保护的开关电路的制作方法

本说明书涉及用于开关设备的开关电路，该开关电路提供使漏电流减少的高电压保护。

背景技术：

开关电路可用于计算机接口端口应用的开关设备中，这些开关设备将公共节点连接到多个端节点。例如，开关电路可用于开关设备中以便将一个端口连接到多个计算机接口端口中的一个或多个，诸如通用串行总线(usb)端口、音频端口等。在一些示例中，开关电路可包括高电压保护电路以保护开关电路免受高电压浪涌的影响。

技术实现要素：

根据一个方面，用于通用串行总线(usb)连接器设备的开关电路包括主晶体管，该主晶体管被配置为在开关电路的正常操作期间被激活，其中该主晶体管被配置为在过电压事件期间被去激活；第一电压发生器电路，该第一电压发生器电路被配置为在过电压事件期间在高局部电轨上生成电压；第二电压发生器电路，该第二电压发生器电路被配置为在过电压事件期间在低局部电轨上生成电压，其中低局部电轨连接到主晶体管的本体；以及箝位电路，该箝位电路在第一电压发生器电路与主晶体管的栅极之间连接到高局部电轨，其中该箝位电路被配置为在过电压事件期间箝制高局部电轨与主晶体管的栅极之间的电压。

根据一些方面，开关电路可包括以下特征中的一个或多个(或它们的任何组合)。箝位电路可包括第一二极管和第二二极管。第一电压发生器电路被配置为提供主晶体管的漏极电压或主晶体管的源极电压作为高局部电轨上的电压，以较大者为准。第二电压发生器电路被配置为提供主晶体管的漏极电压或主晶体管的源极电压作为低局部电轨上的电压，以较小者为准。开关电路可包括第一偏置电路，该第一偏置电路被配置为在正常操作期间在高局部电轨上生成电压；以及第二偏置电路，并且该第二偏置电路被配置为在正常操作期间在低局部电轨上生成电压。第一偏置电路被配置为在高局部电轨上生成主晶体管的漏极电压与主晶体管的源极电压之和的二分之一倍的电压，并且第二偏置电路被配置为在低局部电轨上生成漏极电压与源极电压之和的二分之一倍的电压。开关电路可包括连接到主晶体管的恒定栅极-源极电路，其中恒定栅极-源极电路被配置为在正常操作期间生成主晶体管的基本上恒定的栅极-源极电压，并且恒定栅极-源极电路连接到主晶体管的栅极和低电轨。恒定栅极-源极电路可包括第一二极管和晶体管。恒定栅极-源极电路可包括第二二极管和电阻器，其中第二二极管和电阻器被配置为在过电压事件期间保护晶体管。开关电路可包括过电压保护电路，该过电压保护电路被配置为检测公共节点上的电压是否超过阈值电平，其中该过电压保护电路被配置为响应于电压超过阈值电平而传输使能信号；以及驱动器电路，该驱动器电路被配置为响应于使能信号而去激活主晶体管。

根据一个方面，开关设备包括第一开关电路以及串联连接到第一开关电路的第二开关电路。第一开关电路和第二开关电路限定从公共节点到端节点的开关路径。第一开关电路和/或第二开关电路包括主晶体管，该主晶体管被配置为在开关设备的正常操作期间被激活，其中该主晶体管被配置为在过电压事件期间被去激活；以及连接到主晶体管的恒定栅极-源极电路，其中恒定栅极-源极电路被配置为在正常操作期间生成主晶体管的基本上恒定的栅极-源极电压，并且恒定栅极-源极电路连接到主晶体管的栅极和低电轨。

根据一些方面，开关设备可包括上述/下述特征中的任何一个(或它们的任何组合)。第一开关电路或第二开关电路包括箝位电路，该箝位电路被连接以在过电压事件期间箝制高局部电轨与主晶体管的栅极之间的电压，其中高局部电轨连接到主晶体管的栅极，并且箝位电路被配置为保护主晶体管免于在过电压事件期间引发安全操作范围(soa)警告。箝位电路可包括二极管和齐纳二极管。第一开关电路或第二开关电路可包括电压发生器电路，该电压发生器电路被配置为在过电压事件期间在高局部电轨上生成电压，其中高局部电轨连接到主晶体管的栅极，并且电压发生器电路被配置为保护主晶体管免于在过电压事件期间引发安全操作范围(soa)警告。第一开关电路或第二开关电路可包括电压发生器电路，该电压发生器电路被配置为在过电压事件期间在低局部电轨上生成电压，其中低局部电轨连接到主晶体管的本体，并且电压发生器电路被配置为保护主晶体管免于在过电压事件期间引发安全操作范围(soa)警告。恒定栅极-源极电路可包括第一二极管、晶体管、第二二极管和电阻器。开关设备可包括湿气检测电路，该湿气检测电路被配置为检测公共节点上的湿气；以及过电压保护电路，该过电压保护电路被配置为通过确定公共节点上的电压超过阈值电平来检测过电压事件。第一开关电路或第二开关电路可包括第一偏置电路，该第一偏置电路被配置为在正常操作期间在高局部电轨上生成电压，其中高局部电轨连接到主晶体管的栅极；以及第二偏置电路，该第二偏置电路被配置为在正常操作期间在低局部电轨上生成电压，其中低局部电轨连接到主晶体管的本体。

根据一个方面，用于减少开关设备中的漏电流的方法包括激活开关电路的驱动器电路的第一晶体管；使用上拉电流对开关电路的主晶体管的栅极充电以便激活主晶体管；以及将主晶体管的栅极连接到低电轨，使得上拉电流流动到低电轨。在一些示例中，该方法包括响应于过电压信号而激活驱动器电路的第二晶体管并去激活第一晶体管，并且箝制高局部电轨上的电压，其中高局部电轨连接到主晶体管的栅极。

一个或多个实施方式的细节在随附附图和以下描述中阐明。其他特征将从说明书和附图中以及从权利要求书中显而易见。

附图说明

图1a示出了根据一个方面的开关设备。

图1b示出了根据一个方面的开关设备的开关电路。

图2a示出了根据一个方面的开关设备。

图2b示出了根据一个方面的开关设备的开关电路。

图2c示出了根据一个方面的开关设备的开关路径。

图2d示出了根据一个方面的湿气检测电路。

图3示出了根据一个方面的ion漏电流模拟。

图4示出了描绘根据一个方面的正浪涌测试的结果的曲线图。

图5示出了描绘根据一个方面的负浪涌测试的结果的曲线图。

图6示出了描绘根据一个方面的开关电路的示例性操作的流程图。

具体实施方式

本公开涉及具有减少漏电流的高电压保护电路的开关电路。开关电路可包括主开关和一个或多个保护电路，所述一个或多个保护电路响应于过电压事件而保护主开关。在一些示例中，开关电路被包括在通用串行总线(usb)设备内，并且usb设备可受到保护以免受连接器侧引脚(例如，dp和/或dm)上施加的高压直流(dc)浪涌的影响。漏电流的减少可使得开关电路适用于湿气检测应用。在一些示例中，漏电流小于15na(例如，10na、5na)。

在一些示例中，具有高电压保护电路的开关电路可减少(或消除)ion漏电流。ion漏电流可以是在开关电路的主开关被激活时流入或流出端节点(例如，com/dp/dm引脚)的电流。在一些示例中，具有高电压保护电路的开关电路可减少(或消除)ion断态漏电流。ion断态漏电流可以是在主开关被去激活时流入或流出输出节点的电流。当ion漏电流和/或ion断态漏电流相对较高时，开关设备可能不适用于湿气检测应用，因为漏电流可干扰湿气的检测。然而，本文所讨论的开关电路可减少或消除ion漏电流和ion断态漏电流，同时免受高压直流(dc)浪涌的影响。此外，在一些示例中，ion断态漏电流的减少或消除可改善信号的完整性。另外，在一些示例中，本文所讨论的开关电路可降低管芯尺寸和制造成本。

图1a示出了根据一个方面的开关设备100。在一些示例中，开关设备100包括连接器侧通用串行总线(usb)开关设备。在一些示例中，开关设备100包括微型usb开关(mus)设备。开关设备100被配置为将公共节点104选择性地连接到第一端节点106-1和/或第二端节点106-2。在一些示例中，这些端节点可包括超过两个端节点。开关设备100可使用第一开关电路102-1和第二开关电路102-2限定从公共节点104到第一端节点106-1的第一开关路径。开关设备100可使用第一开关电路102-1和第三开关电路102-3限定从公共节点104到第二端节点106-2的第二开关路径。

第一开关电路102-1和第二开关电路102-2可彼此串联连接。第一开关电路102-1和第三开关电路102-3可彼此串联连接。每个开关电路可为低电压设备，其在dc电压浪涌的情况下以减少(或消除)ion漏电流和ion断态漏电流的方式提供高电压保护。

公共节点104可为引脚、焊盘或端子。在一些示例中，公共节点104是连接器侧上的通信引脚(例如，com引脚)或主机引脚。在一些示例中，公共节点104是负数据端子或引脚(dm)和/或正数据端子或引脚(dp)。第一端节点106-1和第二端节点106-2可为输出端口。在一些示例中，这些端节点是与设备上的usb连接器交接的计算机接口端口。这些端节点可为引脚、焊盘或端子。在一些示例中，这些端节点包括一个或多个音频端口和一个或多个usb端口。在一些示例中，这些端节点包括音频端口、第一usb端口、第二usb端口、第一接收器/发射器端口和/或第二接收器/发射器端口。

响应于第一开关电路102-1和第二开关电路102-2被激活(或被接通)，公共节点104连接到第一端节点106-1，这可使信号从公共节点104传输到第一端节点106-1(或反之亦然)。响应于第一开关电路102-1和第三开关电路102-3被激活，公共节点104连接到第二端节点106-2，这可使信号从公共节点104传输到第二端节点106-2(或反之亦然)。响应于在公共节点104上检测到过电压事件(例如，公共节点104处的电压超过阈值电平)，第一开关电路102-1、第二开关电路102-2和第三开关电路102-3被去激活(或被断开)。

ion漏电流可以是在第一开关电路102-1和第二开关电路102-2被激活时流入或流出第一端节点106-1的电流，和/或在第一开关电路102-1和第三开关电路102-3被激活时流入或流出第二端节点106-2的电流。ion断态漏电流可以是在第一开关电路102-1和第二开关电路102-2被激活且第三开关电路102-3被去激活时流入或流出第二端节点106-2的电流，和/或在第一开关电路102-1和第三开关电路102-3被激活且第二开关电路102-2被去激活时流入或流出第一端节点106-1的电流。

图1b示出了根据一个方面的开关电路102。开关电路102是第一开关电路102-1、第二开关电路102-2和第三开关电路102-3中的任何一者的示例。

开关电路102包括主晶体管110；第一电压发生器电路116，该第一电压发生器电路被配置为在过电压事件期间生成高局部电轨125的电压；第二电压发生器电路117，该第二电压发生器电路被配置为在过电压事件期间生成低局部电轨127的电压；第一偏置电路112，该第一偏置电路被配置为在开关电路102的正常操作期间生成高局部电轨125的电压；以及第二偏置电路114，该第二偏置电路被配置为在正常操作期间生成低局部电轨127的电压。另外，开关电路102包括箝位电路136，该箝位电路被配置为箝制高局部电轨125与主晶体管110的栅极之间的电压，并且在正常操作期间减少ion断态漏电流；栅极-源极电压电路150，该栅极-源极电压电路被配置为在开关电路102的正常操作期间生成主晶体管110的基本上恒定的栅极-源极电压并且减少ion漏电流；以及驱动器电路142，该驱动器电路被配置为响应于过电压事件而激活或去激活主晶体管110。

第一电压发生器电路116、第二电压发生器电路117和箝位电路136被激活并且用于在过电压事件期间保护主晶体管110。另外，箝位电路136被配置为在正常操作期间减少(或消除)ion断态漏电流。在正常操作期间，栅极-源极电压电路150被配置为提供主晶体管110的相对恒定的栅极源极电压，并且通过将上拉电流引导到低电轨143(而不引导到低局部电轨127)来减少ion漏电流。

在一些示例中，低电轨143被视为最负电轨。低电轨143与低局部电轨127不同。一般来讲，在大多数情况下，低电轨143上的电压低于低局部电轨127上的电压。在一些usb应用中，电压可在0至3.6v的范围内。在一些音频应用中，电压可在-3.0v至3.0v的范围内。对于usb信号应用(例如，0-3.6v)而言，低电轨143可为接地端与公共节点104上的电压之间的最小电压。例如，低电轨143可为零或公共节点104上的电压，以较低者为准。在正常操作期间，由于公共节点104上的电压高于零，于是低电轨143上的电压为零。在过电压事件期间，低电轨143上的电压仍然是接地端与公共节点104上的电压之间的最小电压，但公共节点104上的电压可为负电压，诸如-20v。如果公共节点104上的电压为-20v，则低电轨143上的电压为-20v。对于音频信号(例如，-3.0v至3.0v)而言，低电轨143上的电压是负3.0v(电荷泵149所生成的-3.0v)与公共节点104上的电压之间的最小电压。

主晶体管110被视为主开关或开关磁芯。在一些示例中，主晶体管110是开关磁芯设备。在一些示例中，主晶体管110是n沟道金属氧化物半导体场效应晶体管(例如，nmos晶体管)。主晶体管110可具有相对较低的导通电阻(ron)，并且主晶体管110可具有相对较大的尺寸。当主晶体管110的栅极电压大于主晶体管110的漏极电压或源极电压时，主晶体管110被激活(或被接通)。主晶体管110在开关设备100的正常操作期间被激活。当主晶体管110被激活时，开关电路102沿着其开关路径被激活，这允许信号从主晶体管110的漏极流动到主晶体管110的源极。在一些示例中，通过将主晶体管110的源极与用作相邻开关电路的主开关的晶体管的漏极连接来将相邻开关电路与开关电路102串联连接。

当主晶体管110的栅极电压小于主晶体管110的漏极电压或源极电压时，主晶体管110被去激活(或被断开)。主晶体管110可响应于过电压事件(例如，公共节点104上的电压超过阈值电平)而被去激活。当主晶体管110被去激活(例如，响应于过电压事件)时，开关电路102沿着其开关路径被去激活并且提供高电压保护以便可保护开关设备100。主晶体管110的本体(bulk)连接到低局部电轨127。

第一偏置电路112被配置为接收主晶体管110的漏极电压和主晶体管110的源极电压，并且在正常操作期间基于漏极电压和源极电压来在高局部电轨125上生成电压。例如，第一偏置电路112被配置为在正常操作期间使高局部电轨125偏置。在正常操作期间，第一电压发生器电路116和第二电压发生器电路117被去激活，并且第一偏置电路112和第二偏置电路114被激活。在一些示例中，在正常操作期间，第一偏置电路112被配置为在高局部电轨125上提供1/2*(vs+vd)的电压，其中vs是主晶体管110的源极电压，并且vd是主晶体管110的漏极电压。在一些示例中，第一偏置电路112包括多个晶体管。

第二偏置电路114被配置为接收主晶体管110的漏极电压和主晶体管110的源极电压，并且在开关电路102的正常操作期间基于漏极电压和源极电压来在低局部电轨127上生成电压。例如，第二偏置电路114被配置为在开关电路102的正常操作期间使低局部电轨127偏置。在一些示例中，在正常操作期间，第二偏置电路114被配置为在低局部电轨127上提供1/2*(vs+vd)的电压。在一些示例中，第二偏置电路114包括多个晶体管。

第一电压发生器电路116和第二电压发生器电路117共同被配置为保护主晶体管110免于在过电压事件期间引发安全操作区(soa)警告。例如，第一电压发生器电路116被配置为在过电压事件期间生成高局部电轨125的电压。第一电压发生器电路116被配置为接收主晶体管110的漏极电压和主晶体管110的源极电压，并且在过电压事件期间在高局部电轨125上提供最大电压(例如，漏极电压或源极电压，以较大者为准)。例如，如果漏极电压为14v且源极电压为7v，则第一电压发生器电路116被配置为在高局部电轨125上提供14v。在一些示例中，第一电压发生器电路116包括第一晶体管和第二晶体管，并且第一晶体管和第二晶体管限定交叉耦合电路。

第二电压发生器电路117被配置为在过电压事件期间生成低局部电轨127的电压。例如，第二电压发生器电路117被配置为接收主晶体管110的漏极电压和主晶体管110的源极电压，并且在过电压事件期间在低局部电轨127上提供最小电压(例如，漏极电压或源极电压，以较小者为准)。例如，如果漏极电压为14v且源极电压为7v，则第二电压发生器电路117被配置为在低局部电轨127上提供7v。在一些示例中，第二电压发生器电路117包括第一晶体管和第二晶体管，并且第一晶体管和第二晶体管限定交叉耦合电路。

箝位电路136被配置为箝制高局部电轨125与主晶体管110的栅极之间的电压，并且在正常操作期间减少ion断态漏电流。箝位电路136在正常操作期间被去激活。例如，箝位电路136被配置为在过电压事件期间箝制高局部电轨125上的电压与主晶体管110的栅极电压之间的电压。箝位电路136可包括二极管。在一些示例中，箝位电路136包括齐纳二极管和二极管。箝位电路136还可有助于保护主晶体管110免于在过电压事件期间引发soa警告。

驱动器电路142被配置为响应于过电压信号而激活和去激活主晶体管110(从而激活或去激活开关电路102)。在一些示例中，驱动器电路142包括n沟道晶体管和p沟道晶体管。在一些示例中，p沟道晶体管可耦接到电荷泵149。电荷泵149被配置为电压源(例如，10v电压源)。

栅极-源极电压电路150被配置为在正常操作期间生成主晶体管110的恒定栅极-源极电压并且减少ion漏电流。栅极-源极电压电路150可包括第一二极管和晶体管(例如，低阈值电压pmos晶体管)。栅极-源极电压电路150可连接到低局部电轨127和低电轨143。栅极-源极电压电路150可箝制主晶体管110的栅极电压和1/2*(vs+vd)的电压以提供主晶体管110的恒定栅极-源极电压，其中vs是主晶体管110的源极电压，并且vd是主晶体管110的漏极电压。在一些示例中，栅极-源极电压电路150可包括第二二极管和电阻器。第二二极管可被配置为在过电压事件期间箝制栅极-源极电压电路150的晶体管的栅极和漏极，这可保护栅极-源极电压电路150的晶体管免于引发soa警告。电阻器可用于在过电压事件期间限制流往第二二极管的电流。

在正常操作期间，驱动器电路142的p沟道晶体管被激活，并且驱动器电路142的n沟道晶体管被去激活。上拉电流(由电荷泵149提供)对主晶体管110的栅极充电，并且主晶体管110变为激活的。在正常操作期间，栅极-源极电压电路150被配置为箝制主晶体管110的栅极电压和1/2*(vs+vd)的电压以提供主晶体管110的恒定栅极-源极电压。在一些示例中，被钳制的电压小于6.6v(在该电压下，主晶体管110处于安全区)。另外，栅极-源极电压电路150用于将上拉电流引导到低电轨143。因此，开关电路102可在正常操作期间实现无ion漏电流(或减少的ion漏电流)。在一些示例中，ion漏电流小于15na。在正常操作期间，高局部电轨125上的电压为1/2*(vs+vd)，并且低局部电轨127上的电压为1/2*(vs+vd)。

当在公共节点104上施加过电压时，过电压保护电路被触发以去激活主晶体管110。在这种情况下，驱动器电路142的p沟道晶体管被去激活，并且驱动器电路142的n沟道晶体管被激活，以便去激活主晶体管110。第一电压发生器电路116、第二电压发生器电路117和箝位电路136被激活以保护主晶体管110免于在过电压事件期间引发soa警告。在过电压事件期间，电流从高局部电轨125流动到箝位电路136，流动到驱动器电路142的n沟道晶体管，并流动到低电轨143。

在过电压事件期间，第二电压发生器电路117为低局部电轨127提供主晶体管110的源极电压与漏极电压之间的最小电压，并且低局部电轨127使主晶体管110的本体偏置。主晶体管110将源极上的电压箝制到vg-vth，其中vg是主晶体管110的栅极电压，并且vth是主晶体管110的阈值电压。在过电压事件期间，第一电压发生器电路116为高局部电轨125提供主晶体管110的源极电压与漏极电压之间的最大电压。

图2a示出了根据一个方面的开关设备200。开关设备200可包括参考图1a的开关设备100讨论的特征中的任何一个。在一些示例中，开关设备200包括连接器侧通用串行总线(usb)开关设备。在一些示例中，开关设备200包括微型usb开关(mus)设备。开关设备200被配置为使用开关电路202将公共节点204选择性地连接到一个或多个端节点206。开关电路202可为低电压设备，其在dc电压浪涌的情况下以减少(或消除)ion漏电流和ion断态漏电流的方式提供高电压保护。

公共节点104可为引脚、焊盘或端子。在一些示例中，公共节点104是连接器侧上的通信引脚(例如，com引脚)或主机引脚。在一些示例中，公共节点104是负数据端子(dm)和/或正数据端子(dp)。端节点206可为输出端口。在一些示例中，端节点206是与设备上的usb连接器交接的计算机接口端口。端节点206可为引脚、焊盘或端子。在一些示例中，端节点206包括一个或多个音频端口和一个或多个usb端口。在一些示例中，端节点206包括音频端口206-1、第一usb端口206-2、第二usb端口206-3、第一接收器/发射器端口206-4和第二接收器/发射器端口206-5。

开关设备200包括将公共节点204选择性地连接到一个或多个端节点206的多个开关路径。例如，公共节点204经由串联连接的开关电路诸如第一开关电路202-1、第二开关电路202-2和第三开关电路202-3所限定的第一开关路径208-1来选择性地连接到音频端口206-1。例如，响应于第一开关电路202-1、第二开关电路202-2和第三开关电路202-3中的每一者被激活(或被接通)，公共节点204电连接到音频端口206-1。响应于第一开关电路202-1、第二开关电路202-2和第三开关电路202-3中的至少一者被去激活(或被断开)，公共节点204不与音频端口206-1电耦接(例如，隔离)。

公共节点204经由串联连接的开关电路诸如第一开关电路202-1、第四开关电路202-4和第五开关电路202-5所限定的第二开关路径208-2来选择性地连接到第一usb端口206-2。公共节点204经由串联连接的开关电路诸如第一开关电路202-1、第四开关电路202-4和第六开关电路202-6所限定的第三开关路径208-3来选择性地连接到第二usb端口206-3。公共节点204经由串联连接的开关电路诸如第一开关电路202-1、第七开关电路202-7和第八开关电路202-8所限定的第四开关路径208-4来选择性地连接到第一接收器/发射器端口206-4。公共节点204经由串联连接的开关电路诸如第一开关电路202-1、第七开关电路202-7和第九开关电路202-9所限定的第五开关路径208-5来选择性地连接到第二接收器/发射器端口206-5。在一些示例中，开关设备200包括大于五个开关路径。在一些示例中，开关设备200包括小于五个开关路径。

在图2a中，每个开关电路202由其主开关(在图2b中示出为主晶体管210)表示。主开关可包括具有高电压隔离的低电压nmos或pmos晶体管。在一些示例中，主开关可包括隔离的nmos开关设备。在一些示例中，主开关是静电放电(esd)保护型晶体管。激活特定开关电路202会激活其主开关以允许信号在主开关的源极与漏极之间流动。可通过将开关电路202的主开关的源极连接到相邻开关电路202的主开关的漏极等等来串联连接多个开关电路202。在一些示例中，开关电路202沿着开关路径提供高电压浪涌保护。

特定开关电路202的主开关可为开关磁芯的一部分。用作主开关的晶体管(例如，图2b的主晶体管210)的栅极电压由开关电路202控制以便响应于dc电压浪涌(或过电压事件)而去激活开关电路202。在一些示例中，每个开关电路202被配置为降低特定电压，这可取决于开关电路202的部件参数。因此开关路径上的开关电路202的数量可决定沿开关路径的浪涌保护。例如，假定每个开关电路202被配置为降低8伏，则具有三个串联连接的开关电路202的开关路径可保护开关路径免受24v浪涌的影响。

图2b示出了根据一个方面的开关电路202。开关电路202可包括参考图1b的开关电路102讨论的特征中的任何一个。图2b的开关电路202是图2a的任何一个开关电路202的示例。参见图2b，开关电路202包括主晶体管210(例如，主开关)；第一电压发生器电路216，该第一电压发生器电路被配置为在过电压事件期间生成高局部电轨225的电压；第二电压发生器电路217，该第二电压发生器电路被配置为在过电压事件期间生成低局部电轨227的电压；第一偏置电路212，该第一偏置电路被配置为在正常操作期间生成高局部电轨225的电压；以及第二偏置电路214，该第二偏置电路被配置为在正常操作期间生成低局部电轨227的电压。

开关电路202还包括箝位电路236，该箝位电路被配置为箝制高局部电轨225与主晶体管210的栅极之间的电压，并且在开关电路202的正常操作期间减少ion断态漏电流；栅极-源极电压电路250，该栅极-源极电压电路被配置为在开关电路202的正常操作期间生成主晶体管210的恒定栅极-源极电压并且减少ion漏电流；驱动器电路242，该驱动器电路被配置为响应于使能信号enb而激活或去激活主晶体管210；电阻器248，该电阻器连接到驱动器电路242并且用于在过电压事件期间限制电流；以及电阻器262，该电阻器连接到主晶体管210的栅极并且用于esd保护。

第一电压发生器电路216、第二电压发生器电路217和箝位电路236被激活并且用于在过电压事件期间保护主晶体管210。另外，箝位电路236被配置为在正常操作期间减少(或消除)ion断态漏电流。在正常操作期间，栅极-源极电压电路250被配置为提供主晶体管210的恒定栅极源极电压，并且通过将上拉电流ipu引导到低电轨243(而不引导到低局部电轨227)来减少ion漏电流。

主晶体管210被视为主开关或开关磁芯。在一些示例中，主晶体管210是开关磁芯设备。在一些示例中，主晶体管210是n沟道晶体管(例如，nmos晶体管)。主晶体管210可具有相对较低的导通电阻(ron)，并且主晶体管210可具有相对较大的尺寸。当主晶体管210的栅极电压大于主晶体管210的漏极电压或源极电压时，主晶体管210被激活(或被接通)。主晶体管210在开关设备200的正常操作期间被激活。当主晶体管210被激活时，开关电路202沿着其开关路径被激活，这允许信号从主晶体管210的漏极流动到主晶体管210的源极。通过将主晶体管210的源极与用作相邻开关电路的主开关的晶体管的漏极连接来将相邻开关电路与开关电路202串联连接。

当主晶体管210的栅极电压小于主晶体管210的漏极电压或源极电压时，主晶体管210被去激活(或被断开)。主晶体管210可响应于过电压事件(例如，公共节点204上的电压超过阈值电平)而被去激活。当晶体管被去激活(例如，响应于过电压事件)时，开关电路202沿着其开关路径被去激活并且提供高电压保护以便可保护开关设备200。主晶体管210的本体连接到低局部电轨227。主晶体管210的源极和主晶体管210的漏极连接到开关电路202的各种部件，如标签s和d所示。

第一偏置电路212被配置为在正常操作(例如，使能信号enb处于逻辑低状态)期间在高局部电轨225上生成电压。例如，第一偏置电路212被配置为在正常操作期间使高局部电轨225偏置。否则，高局部电轨225的节点是高阻抗节点，因为主晶体管210的源极电压和漏极电压基本上相同。在正常操作期间，第一电压发生器电路216和第二电压发生器电路217被去激活，并且第一偏置电路212和第二偏置电路214被激活。在正常操作期间，第一偏置电路212被配置为在高局部电轨225上提供1/2*(vs+vd)的电压，其中vs是主晶体管210的源极电压，并且vd是主晶体管210的漏极电压。

第一偏置电路212包括晶体管220和晶体管222。在一些示例中，晶体管220是n沟道晶体管，并且晶体管222是n沟道晶体管。晶体管220的栅极连接到晶体管222的栅极。另外，晶体管220和晶体管222的栅极连接到节点229，该节点连接到主晶体管210的栅极。晶体管220和晶体管222在开关电路202的正常操作期间被激活。晶体管220和晶体管222在过电压事件期间被去激活。晶体管220的漏极连接到主晶体管210的源极，并且晶体管222的漏极连接到主晶体管210的漏极。晶体管220的源极连接到高局部电轨225上的节点221，并且晶体管222的源极连接到高局部电轨225上的节点223。

第二偏置电路214被配置为在开关电路202的正常操作期间在低局部电轨227上生成电压。例如，第二偏置电路214被配置为在开关电路202的正常操作期间使低局部电轨227偏置。否则，低局部电轨227的节点是高阻抗节点，因为主晶体管210的源极电压和漏极电压基本上相同。在正常操作期间，第二偏置电路214被配置为在低局部电轨227上提供1/2*(vs+vd)的电压。

第二偏置电路214包括晶体管224和晶体管226。在一些示例中，晶体管224是n沟道晶体管，并且晶体管226是n沟道晶体管。晶体管224的栅极连接到晶体管226的栅极。另外，晶体管224和晶体管226的栅极连接到节点229。晶体管224和晶体管226在正常操作期间被激活，但在过电压事件期间被去激活。晶体管224的漏极连接到主晶体管210的源极，并且晶体管226的漏极连接到主晶体管210的漏极。晶体管224的源极连接到低局部电轨227上的节点231，并且晶体管226的源极连接到低局部电轨227上的节点233。

第一电压发生器电路216、第二电压发生器电路217、箝位电路236、电阻器248和驱动器电路242共同被配置为保护主晶体管210免于在过电压事件期间引发安全操作区(soa)警告。免于soa警告的保护意指主晶体管210的每两个端子之间的差值低于击穿电压(例如，8v)。例如，第一电压发生器电路216被配置为在过电压事件期间生成高局部电轨225的电压。第一电压发生器电路216被配置为接收主晶体管210的漏极电压和主晶体管210的源极电压，并且在过电压事件期间在高局部电轨225上提供最大电压(例如，漏极电压或源极电压，以较大者为准)。例如，如果漏极电压为14v且源极电压为7v，则第一电压发生器电路216被配置为在高局部电轨225上提供14v。

第一电压发生器电路216包括晶体管228和晶体管230。晶体管228和晶体管230在过电压事件期间被激活，但在正常操作期间被去激活。在一些示例中，晶体管228是p沟道晶体管，并且晶体管230是p沟道晶体管。晶体管228和晶体管230形成交叉耦合电路。晶体管228的漏极连接到高局部电轨225上的节点221，并且晶体管230的漏极连接到高局部电轨225上的节点223。晶体管228的栅极连接到主晶体管210的源极，并且晶体管230的栅极连接到主晶体管210的漏极。晶体管228的栅极连接到晶体管230的源极，并且晶体管230的栅极连接到晶体管228的源极。晶体管228的源极连接到主晶体管210的漏极，并且晶体管230的源极连接到主晶体管210的源极。

第二电压发生器电路217被配置为在过电压事件期间生成低局部电轨227的电压。例如，第二电压发生器电路217被配置为接收主晶体管210的漏极电压和主晶体管210的源极电压，并且在过电压事件期间在低局部电轨227上提供最小电压(例如，漏极电压或源极电压，以较小者为准)。例如，如果漏极电压为14v且源极电压为7v，则第二电压发生器电路217被配置为在低局部电轨227上提供7v。

第二电压发生器电路217包括晶体管232和晶体管234。晶体管232和晶体管234在过电压事件期间被激活，但在正常操作期间被去激活。在一些示例中，晶体管232是n沟道晶体管，并且晶体管234是n沟道晶体管。晶体管232和晶体管234形成交叉耦合电路。晶体管232的源极连接到低局部电轨227，并且晶体管234的源极连接到低局部电轨227。晶体管232的漏极连接到主晶体管210的漏极，并且晶体管234的漏极连接到主晶体管210的源极。晶体管232的栅极连接到主晶体管210的源极和晶体管234的漏极，并且晶体管234的栅极连接到主晶体管210的漏极和晶体管232的漏极。

箝位电路236被配置为箝制高局部电轨225与主晶体管210的栅极之间的电压。在一些示例中，箝位电路236可在正常操作期间减少ion断态漏电流。箝位电路236在正常操作期间被去激活。箝位电路236可设置在高局部电轨225上且介于第一电压发生器电路216与主晶体管210的栅极之间。箝位电路236可连接到节点223和节点229。箝位电路236包括与二极管240并联设置的二极管238。二极管238可为齐纳二极管。箝位电路236被配置为箝制高局部电轨225上的电压与主晶体管210的栅极电压之间的电压。例如，当(vhlr-vg)>(v238+v240)时，二极管238和二极管240激活，其中vhlr是高局部电轨225上的电压，vg是主晶体管210的栅极电压，v238是二极管238的电压阈值，并且v240是二极管240的电压阈值。于是，可存在高局部电轨225与主晶体管210的栅极之间的低阻抗路径，并且该低阻抗路径可确保vhlr–vg低于或等于目标量(例如，6.0v)。另外，需注意，用于esd保护的电阻器262非常小(例如，约200ω)，因此在其两个端子上的电压非常小(例如，0v)。箝位电路236还可有助于保护主晶体管210免于在过电压事件期间引发soa警告。

驱动器电路242被配置为响应于使能信号enb而激活和去激活主晶体管210(从而激活或去激活开关电路202)。可由过电压保护电路提供使能信号enb。驱动器电路242包括晶体管244和晶体管246。晶体管244包括高电压p沟道晶体管。晶体管246包括高电压n沟道晶体管。当使能信号enb处于第一状态(例如，逻辑低状态)时，晶体管244被激活并且晶体管246被去激活。当使能信号enb处于第二状态(例如，逻辑高状态)时，晶体管244被去激活并且晶体管246被激活。晶体管244的源极耦接到电源(例如，10v电荷泵)，该电源在正常操作期间提供上拉电流ipu。晶体管244的漏极连接到节点245。晶体管246的漏极连接到节点245，并且晶体管246的源极连接到低电轨243。晶体管244的栅极被配置为接收使能信号enb，并且晶体管246的栅极被配置为接收使能信号enb。电阻器248包括连接到节点245的第一端子以及连接到节点247的第二端子。

栅极-源极电压电路250被配置为在正常操作期间生成主晶体管210的恒定栅极-源极电压vgs并且减少ion漏电流。栅极-源极电压电路250包括二极管252和晶体管254。二极管252可为齐纳二极管。二极管252连接到节点247和晶体管254的源极。晶体管254可为低阈值电压pmos晶体管。在一些示例中，晶体管254的电压阈值可比正常pmos晶体管的电压阈值相对较小以确保[vg–1/2(vs+vd]小于6.5v，其中vg是主晶体管210的栅极电压，vs是主晶体管210的源极电压，并且vd是主晶体管210的漏极电压。晶体管254的栅极连接到低局部电轨227，并且晶体管254的漏极连接到低电轨243(或连接到电阻器260，该电阻器耦接到低电轨243)。

二极管252和晶体管254被配置为箝制主晶体管210的栅极电压和1/2*(vs+vd)以提供主晶体管210的恒定栅极-源极电压vgs，其中vs是主晶体管210的源极电压，并且vd是主晶体管210的漏极电压。当使能信号enb处于第一逻辑状态(例如，逻辑低状态)时，晶体管244被激活并且晶体管246被去激活。上拉电流ipu流过电阻器248、二极管252、晶体管254并到达低电轨243。低电轨243可耦接到接地端。由于上拉电流ipu流动到低电轨243(而非流动到低局部电轨227)，因此可减少ion漏电流。

栅极-源极电压电路250可包括二极管258和电阻器260。二极管258被配置为在过电压事件期间箝制晶体管254的栅极和漏极，这可保护晶体管254免于引发soa警告。在正常操作期间不使用二极管258。二极管258连接到晶体管254的栅极和晶体管254的漏极。电阻器260被配置为在过电压事件期间限制流往二极管258的电流。电阻器260连接到晶体管254的漏极和低电轨243。

在正常操作期间，当使能信号enb处于第一状态(例如，逻辑低状态)时，晶体管244被激活并且晶体管246被去激活。上拉电流ipu对主晶体管210的栅极充电，并且主晶体管210变为激活的。响应于使能信号enb转变为第二逻辑状态(例如，逻辑高状态)，晶体管244被去激活，并且晶体管246被激活，并且主晶体管210变为去激活的。在正常操作期间，二极管252和晶体管254被配置为箝制主晶体管210的栅极电压和1/2*(vs+vd)以提供主晶体管210的恒定栅极-源极电压。在一些示例中，被钳制的电压小于6.6v(在该电压下，主晶体管210处于安全区)。另外，二极管252和晶体管254用于将上拉电流ipu引导到低电轨243(而非引导到端节点206)。因此，开关电路202可在正常操作期间实现无ion漏电流(或减少的ion漏电流)。在一些示例中，ion漏电流小于15na。在正常操作期间，高局部电轨225上的电压为1/2*(vs+vd)，并且低局部电轨227上的电压为1/2*(vs+vd)。在正常操作期间，二极管258、二极管238、二极管240、晶体管232、晶体管234、晶体管228和晶体管230被去激活。

当在公共节点204上施加过电压时，过电压保护电路被触发以去激活主晶体管210。在这种情况下，晶体管220、晶体管222、晶体管224、晶体管226和晶体管244被去激活，并且使能信号enb转变为第二逻辑状态以激活晶体管246。晶体管228、晶体管230、晶体管232、晶体管234、二极管238、二极管240和晶体管246被激活，并且用于保护主晶体管210免受soa警告区的影响(例如，将电压降低到安全操作范围以内)，并且二极管258和电阻器260用于保护晶体管254免受soa警告区的影响(例如，将电压降低到安全操作范围以内)。电阻器248在过电压事件期间限制来自高局部电轨225的电流。在过电压事件期间，电流从高局部电轨225流动到二极管238，流动到二极管240，流动到电阻器248，流动到晶体管246，流动到低电轨243。

在过电压事件期间，晶体管232和晶体管234为低局部电轨227提供主晶体管210的源极电压与漏极电压之间的最小电压，并且低局部电轨227使主晶体管210的本体偏置。主晶体管210将其源极上的电压箝制到vg-vth，其中vg是主晶体管210的栅极电压，并且vth是主晶体管210的阈值电压。在过电压事件期间，晶体管228和晶体管230为高局部电轨225提供主晶体管210的源极电压与漏极电压之间的最大电压。例如，如果漏极电压为14v且源极电压为7v，则高局部电轨225上的电压为14v且低局部电轨227上的电压为7v。另外，开关电路202包括高局部电轨225与主晶体管210的栅极之间的箝位路径(经过二极管238和二极管240)。二极管258被配置为保护晶体管254免受soa警告区的影响，并且电阻器260被配置为限制流过晶体管254的电流。

图2c示出了根据一个方面的图2a的开关设备200的开关路径208，该开关路径具有第一保护级281、第二保护级282和第三保护级283。开关路径208设置在公共节点204与端节点206之间。第一保护级281、第二保护级282和第三保护级283中的每一者沿着开关路径提供开关设备200的不同保护级。

参见图2b和图2c，第一保护级281包括开关电路202(由其主开关(例如，图2b的主晶体管210)表示)；电阻器262，该电阻器连接到主晶体管210的栅极；以及电阻器260，该电阻器设置在主晶体管210的栅极与低电轨243之间。第一保护级281包括开关270，该开关被配置为将上拉电流ipu选择性地耦接到主晶体管210的栅极。可由电荷泵(例如，10v电荷泵)生成上拉电流ipu。另外，第一保护级281包括开关272，该开关被配置为将低电轨243选择性地耦接到主晶体管210的栅极。由于第二保护级282和第三保护级283包括与第一保护级281相同的部件，因此为简洁起见，省略了第二保护级282和第三保护级283的细节。

开关设备200包括耦接到公共节点204的湿气检测电路266。湿气检测电路266被配置为检测公共节点204上的湿气的存在。由于开关电路202减少了漏电流(例如，ion漏电流、ion断态漏电流)，因此湿气检测电路266可正常工作。在一些usb应用中，湿气可使20vvbus引脚短接到配置通道(cc)引脚、边带使用(sbu)引脚或另一种或多种引脚。如果cc引脚和sbu引脚不能在20v下幸存，则这些引脚将会被损坏。ion漏电流可影响湿气检测，尤其是对于公共节点204上的电压小于1v而言。然而，本文所讨论的开关设备200可减少(或消除)ion漏电流(尤其是对于公共节点204上的电压小于1v而言)，因此由湿气检测电路266进行的湿气检测可正常工作。

图2d示出了根据一个方面的湿气检测电路266。湿气检测电路266可包括上拉电阻器290和湿敏电阻器292。公共节点204设置在上拉电阻器290与湿敏电阻器292之间。上拉电阻器290被配置为从电压源(例如，ab类缓冲器–未示出)接收电压。在一些示例中，上拉电阻器290具有250kω至400kω范围内的电阻。在一些示例中，上拉电阻器290的电阻为320kω。湿气检测电路266包括连接到公共节点204的模数转换器(adc)294。adc294被配置为生成adc输出代码。

湿敏电阻器292可对空气中的湿气进行建模。在一些示例中，湿敏电阻器292可具有10kω至1.28mω范围内的电阻。湿气电阻越高，空气越干燥。在一些示例中，当公共节点204中存在水时，湿气电阻可相对较低。应用的类型可限定湿气阈值。在一些示例中，湿气阈值为100kω(然而，湿气阈值高度取决于应用的类型)。当空气中或公共节点204上存在湿气时，公共节点204与接地端之间的湿敏电阻器292的湿气电阻小于100kω的湿气阈值。例如，基于adc输出代码，获得湿敏电阻器292的电阻。如果湿敏电阻器292的电阻低于100kω的湿气阈值电阻器，则湿气存在于空气中或公共节点204上，并且开关设备200被去激活。

参见图2c，开关设备200包括耦接到公共节点204的过电压保护电路268。过电压保护电路268被配置为检测公共节点204上的电压。响应于公共节点204上的电压超过阈值电平，过电压保护电路268被配置为生成指示过电压事件的使能信号enb(例如，使能信号enb的第二状态或使能信号enb的逻辑高状态)，以便去激活第一保护级281、第二保护级282和第三保护级283的主晶体管210。当过电压保护电路268被触发(例如，公共节点204上的电压超过阈值电平)时，过电压保护电路268被配置为激活(接通)每个级的开关272，并且去激活每个级的开关270。

图3示出了根据一个方面的开关设备的ion漏电流模拟300。ion漏电流模拟300描绘了公共节点204的电压(vs)的dc扫描的ion漏电流(i(na))。在一些示例中，开关设备的ion漏电流小于15na。在一些示例中，当公共节点204处的电压(vs)为1.4v时，ion漏电流为4pa。

图4示出了根据一个方面的开关设备的正20v浪涌测试400。例如，当在公共节点204处施加正20v时，正20v浪涌测试400描绘了随时间推移的公共节点204处的电压(vt(连接器))、s1(参见图2c)处的电压(vt(s1))、s2(参见图2c)处的电压(vt(s2))以及端节点206处的电压(vt(主机))。例如，正20v浪涌测试400描绘了图2c所示的每个开关电路202上所产生的电压的下降。如图4所示，开关设备对正20v浪涌提供了良好保护。另外，正20v浪涌测试400描绘了随时间推移的公共节点204处的电流，其中该电流在浪涌期间相对较低。

图5示出了根据一个方面的开关设备的负20v浪涌测试500。例如，当在公共节点204处施加负20v时，负20v浪涌测试500描绘了随时间推移的公共节点204处的电压(vt(连接器))、s1(参见图2c)处的电压(vt(s1))、s2(参见图2c)处的电压(vt(s2))以及端节点206处的电压(vt(主机))。负20v浪涌测试500描绘了图2c所示的每个开关电路202上所产生的电压的下降。如图5所示，开关设备对负20v浪涌提供了良好保护。另外，负20v浪涌测试400描绘了随时间推移的公共节点204处的电流，其中该电流在浪涌期间相对较低。

图6示出了描绘根据一个方面的开关电路的示例性操作的流程图600。虽然图6的流程图600按先后顺序示出了操作，但应当理解，这仅仅为示例性的，并且可包括附加或替代操作。此外，图6的操作和相关操作可按与所示不同的顺序、或以并行或重叠的方式执行。可由本文所讨论的任何开关电路执行图6的操作。

操作602包括激活开关电路的驱动器电路的第一晶体管。例如，驱动器电路242的晶体管244可被激活。操作604包括使用上拉电流对开关电路的主晶体管的栅极充电以便激活主晶体管。例如，可使用上拉电流ipu对主晶体管210的栅极充电以便激活主晶体管210。操作606包括将主晶体管的栅极连接到低电轨，使得上拉电流流动到低电轨。例如，主晶体管210的栅极可连接到低电轨243，以使得上拉电流可流动到低电轨243。例如，晶体管254被激活，并且主晶体管210的栅极经由二极管252和电阻器260连接到低电轨243。上拉电流ipu可从电压源流过电阻器248、二极管252、晶体管254、电阻器260并到达低电轨243。在一些示例中，这些操作包括由过电压保护电路268响应于过电压信号而激活驱动器电路242的晶体管246并去激活晶体管244，并且由箝位电路236箝制高局部电轨225上的电压。

应当理解，在前述描述中，当元件被提及为连接到另一个元件、电连接到另一个元件、耦接到另一个元件或电耦接到另一个元件时，该元件可直接地连接或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及为直接连接到另一个元件、或直接耦接到另一个元件时，不存在中间元件。虽然在详细描述中可不会通篇使用术语直接连接到、或直接耦接到，但是被示为直接连接或直接耦接的元件可以此类方式提及。本申请的权利要求书(如果存在的话)可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。本文所述的各种技术的实施方式可在数字电子电路中、计算机硬件、固件、软件中或它们的组合中实现(例如，包括在其中)。方法的部分也可通过专用逻辑电路例如fpga(现场可编程门阵列)或asic(专用集成电路)进行，并且装置可实现为该专用逻辑电路。

一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体基板相关联的各种类型的半导体处理技术来实现，该半导体基板包含但不限于，例如硅(si)、砷化镓(gaas)、氮化镓(gan)、碳化硅(sic)等。

虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求旨在涵盖落在实施方案的范围内的所有此类修改和变化。应当理解，这些修改形式和变化形式仅仅以举例而非限制的方式呈现，并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方案可包括所描述的不同实施方案的功能、部件和/或特征的各种组合和/或子组合。